一种片式共模扼流器排制造技术

技术编号:7601262 阅读:238 留言:0更新日期:2012-07-22 03:25
本发明专利技术公开了一种片式共模扼流器排,包括上基板层、下基板层、以及至少两个堆叠在上基板层和下基板层之间的包含设有导电线圈图样的线圈层的叠层共模扼流器,相邻的共模扼流器之间通过中间基板层隔开。与现有技术相比,本发明专利技术将两个共模扼流器的排置方式改为上下放置,如图3所示,从而使得:两个共模扼流器线圈的磁力线方向相同,可有效增加单个线圈电感量;同时,相比于水平并排设置,本发明专利技术的线圈所围面积增大,获得相同阻抗所需的线圈层数就越少,减小了层间杂散电容,线圈层数的减少可使峰值频率增加,适用更高频率范围;非重叠区域Z占线圈面积的比例减小,线圈形成的有效耦合区域的面积增大,电磁泄漏减少,器件的差模阻抗也就越小。

【技术实现步骤摘要】

本专利技术涉及片式共模扼流器排
技术介绍
共模扼流器是用于抑制并联线路中的共模噪音的常用器件。将两个共模扼流器结合在一起构成二合一共模扼流器排。附图说明图1所示为一种二合一片式共模扼流器排的结构,这种结构是将两对线圈水平面并列放置,即分别将两个共模扼流器置于产品的左右,实现两个共模扼流器构成一个共模扼流器排。然而,如图2所示,在上述的片式共模扼流器排中, 内部两个共模扼流器水平并列排置,磁力线4相互干扰,两组线圈间的隔离度差,同时受空间限制,有效磁通面积有限,远小于产品横截面的一半,这就需要更多层的线圈来实现更大的阻抗,而线圈的增多,漏磁较大,由于寄生匝间电容会使阻抗的峰值频率降低,不适用于高频应用,另外在差模状态下的插入损耗纹波也比较大。相邻层线圈的非重叠区域占线圈面积越大,则线圈形成的有效耦合区域的面积越小,电磁泄漏越多,器件的差模阻抗也就越大,性能降低。传统的二合一共模扼流器排线圈圈数与共模阻抗和共模阻抗峰值对应表 表权利要求1.一种片式共模扼流器排,其特征在于包括上基板层、下基板层、以及至少两个堆叠在上基板层和下基板层之间的包含设有导电线圈图样的线圈层的叠层共模扼流器,上下相邻的共模扼流器之间通过中间基板层隔开。2.根据权利要求1所述的片式共模扼流器排,其特征在于还包括外部电极,所述外部电极与所述导电线圈层连接。3.根据权利要求1所述的片式共模扼流器排,其特征在于所述叠层共模扼流器包括多层所述线圈层,每层线圈层上的导电线圈图样包括相互耦合的第一导电线圈图样和第二导电线圈图样,所述第一导电线圈图样和第二导电线圈图样的两端部均设有与上下相邻的线圈层连接的通孔,相邻线圈层的第一导电线圈图样间、以及第二导电线圈图样间均过所述通孔连接;每层所述线圈层上的第一导电线圈图样与相邻的线圈层的第二导电线圈图样除端部外的其余部分相互重叠。全文摘要本专利技术公开了一种片式共模扼流器排,包括上基板层、下基板层、以及至少两个堆叠在上基板层和下基板层之间的包含设有导电线圈图样的线圈层的叠层共模扼流器,相邻的共模扼流器之间通过中间基板层隔开。与现有技术相比,本专利技术将两个共模扼流器的排置方式改为上下放置,如图3所示,从而使得两个共模扼流器线圈的磁力线方向相同,可有效增加单个线圈电感量;同时,相比于水平并排设置,本专利技术的线圈所围面积增大,获得相同阻抗所需的线圈层数就越少,减小了层间杂散电容,线圈层数的减少可使峰值频率增加,适用更高频率范围;非重叠区域Z占线圈面积的比例减小,线圈形成的有效耦合区域的面积增大,电磁泄漏减少,器件的差模阻抗也就越小。文档编号H01F37/00GK102568798SQ201210042279公开日2012年7月11日 申请日期2012年2月23日 优先权日2012年2月23日专利技术者伍隽, 包承育, 庞新锋, 李森强, 漆珂, 石栋, 郭海 申请人:深圳顺络电子股份有限公司本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员:漆珂石栋李森强庞新锋包承育伍隽郭海
申请(专利权)人:深圳顺络电子股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术