本发明专利技术公开了一种伺服电机低速运行时的测速方法及装置，所述测速装置包括：脉冲滤波器、可编程逻辑控制器、数字信号处理器、存储器。所述测速方法是通过上位机软件设置测速装置参数，测试装置对伺服驱动器的PG分频脉冲进行频率周期法（M/T法）测速，并对多批数据进行处理，筛选数据后由上位机软件进行显示以方便分析。本发明专利技术方法与装置，能够独立、准确地检测电机低速速度，并通过上位机直观显示，有利于分析电机低速运行情况，可以做为第三方测试装置满足伺服低速性能测试要求。
【技术实现步骤摘要】
本专利技术涉及一种伺服电机的测速方法及测速装置，具体说是一种伺服电机低速运行时的速度测量方法及装置。
技术介绍
伺服电机低速运行情况是伺服驱动器性能指标之一，低速时电机的速度数据是衡量伺服驱动器性能的重要信息。低速时伺服电机的速度波动大，噪声信号相对于有效信息比例大；目前的测速装置是通过检测电机轴上安装的编码器脉冲信号来获取电机的速度数据，这种方法没有独立于伺服电机，容易对测试对象造成干扰，或者受到测试对象的干扰; 并且目前的测试装置没有针对伺服电机的低速数据进行处理，不利于分析伺服电机的低速运行性能。现有的电机测速装置在测量伺服低速性能时有以下缺点不能独立于测试对象； 没有对电机速度信息进行针对低速特性的处理；无法直观方便地分析伺服电机低速运行性倉泛。
技术实现思路
本专利技术所要解决的问题，在于克服现有技术存在的缺陷，提出了一种伺服电机低速运行时的测速方法及装置，能够独立、有效、方便地分析伺服电机的低速性能。对伺服电机的驱动装置伺服驱动器的PG (Pulse Generator)分频脉冲进行检测，避免了测速装置与测试对象的相互影响；数字信号处理器中计算出电机速度后，采用针对低速特性的处理方法对速度数据进行筛选，选择出有效的信息；采样多组数据，计算多组速度最大值、最小值、 平均值、速度波动并求取平均；通过上位机软件实现实时绘图、读取速度性能指标功能，直观显示电机运行情况，方便分析。本专利技术伺服电机低速运行时的测速方法，其解决技术问题实现专利技术目的的基本思路是通过上位机软件设置测速装置的参数；测速装置接收伺服驱动器的PG分频脉冲，使用可编程逻辑控制器对分频脉冲计数，数字信号处理器从可编程逻辑控制器读取脉冲计数和时间计数，采用频率周期法(Μ/T法)测量电机运行过程中的多组速度数据，对速度数据进行处理后通过串口传输到上位机进行显示。本专利技术方法实现专利技术目的的具体步骤如下步骤Al :用上位机软件通过串口通讯设置测量参数数据传输速率、校验方式、每组数据采样次数、采样间隔时间、采样数据组数、电机每转脉冲数，转速测量分辨率；然后，通过上位机软件发出测速指令；步骤A2 :用脉冲滤波器对伺服驱动器的PG分频正交脉冲进行施密特整形，整形后采用低通滤波滤除高频信号，再对滤波之后的正交脉冲进行施密特整形；步骤A3 :用可编程逻辑控制器对经过滤波整形处理的正交脉冲信号进行倍频计数，得到脉冲计数信息；同时对时间进行计数得到时间计数信息；步骤A4 :用数字信号处理器定时从可编程逻辑控制器中读取脉冲计数值和时间计数值，采用Μ/T法计算电机转速，存储在数字信号处理器的外部存储器中；步骤A5 :测速完成后，数字信号处理器对测量数据进行处理，求取最大值、最小值、转速波动、平均值；步骤A6 :上位机软件通过串口通讯读取相关转速信息，并绘出对应的转速图形。所述的数字信号处理器对测量数据处理，过程如下所述采集多组数据，每组数据采集多个数据点进行分析；平均速度全部速度累加除以次数；速度数据包含第一高速、第二高速、第三高速、第一低速、第二低速、第三低速；判断最高最低速度如果第一高速超过5次，以第一高速为最高速度，如果第一高速没有5次，第二高速+第一高速超过5次，以第二高速为最高速度，否则以第三高速为最高速度；如果第一低速超过5次，以第一低速为最低速度，如果第一低速没有5次，第二低速+第一低速超过5次，以第二低速为最低速度，否则以第三低速为最低速度。本专利技术方法，通过检测伺服驱动器的PG分频脉冲来判断电机的转速情况，独立于伺服驱动器和电机，能够最大程度减少测速装置对伺服驱动器和伺服电机的影响。上位机软件、数字信号处理器、可编程逻辑控制器相结合的系统，通过测速装置中的可编程逻辑控制器能够实时检测输入脉冲。通过数字信号处理器计算电机转速并对转速数据进行筛选、 处理，以得到更合理的数据。通过存储器存储测速数据，供上位机从测速装置中获取。通过上位机软件进行测速操作，并对电机转速信息显示，方便分析判断。本专利技术一种伺服电机低速运行时的测速装置，包括脉冲滤波器、可编程逻辑控制器、数字信号处理器、存储器，其特征是所述脉冲滤波器的脉冲接口与伺服驱动器的PG分频接口连接，PG分频脉冲独立反映电机的位置和转速信息；脉冲滤波器接收输入脉冲后，首先对其进行施密特整形，去除脉冲传输过程中发生的信号畸变；对整形后的脉冲进行低通滤波，滤除高频干扰信号；滤波后由于信号沿比较平缓，因此再次对滤波后的信号进行施密特整形；经过整形、滤波、再整形后得到理想的脉冲输入信号，同时保持处理后的信号波形与伺服驱动输入信号波形电平极性保持一致。可编程逻辑控制器接收经过滤波器处理的脉冲输入信号，通过内部的寄存器、锁存器、计数器及逻辑单元判断方向并对脉冲数和时间进行计数。数字信号处理器包括速度计算单元、数据处理单元、通讯单元。数字信号处理器通过数据总线和地址总线与可编程逻辑控制器相连，从可编程逻辑控制器中读取脉冲计数值和时间计数值，计算速度并做数据筛选、处理；数字信号处理器通过数据总线和地址总线将测试的速度数据存储在存储器(外部存储器)中，通过外部存储器存储批量数据。本专利技术装置使用前，将上位机软件通过串口与数字信号处理器的通讯单元连接， 根据不同的上位机操作获取伺服电机不同的速度信息并显示。所述的上位机软件与数字信号处理器通讯的协议采用Modbus协议，通过发送不同的命令，获取上位机所需要的信息并显不O与现有技术相比，本专利技术所带来的有益效果是测量装置独立于测试对象，与测量对象之间无影响；针对伺服电机的低速运行特性能够得到有效的信息；可以将相关速度信4息通过上位机软件进行直观显示，有利于分析伺服电机低速运行特性。附图说明图I是本专利技术伺服电机低速运行时的测速装置结构示意图(框图)。图2是本本专利技术伺服电机低速运行时的测速方法流程框图。图3是本专利技术伺服电机低速运行时的测速装置中数字信号处理器的软件流程图。具体实施例方式下面结合附图和实施例对本专利技术进一步说明。实施例I、如图I所示的伺服电机低速运行时的测速装置，包括有对输入脉冲进行滤波的滤波器 1，对滤波后的脉冲进行脉冲计数和时间计数的可编程逻辑控制器2 ;存储速度数据的存储器7 ;采用频率周期法对速度计算、处理并与上位机通讯的数字信号处理器3 ;对测速装置进行操作及显示速度数据的上位机软件。其中滤波器I的输入端连接伺服驱动器的PG分频脉冲输出；滤波器I的输出连接可编程逻辑控制器2的输入端；可编程逻辑控制器2与数字信号处理器3通过数据总线和地址总线连接；数字信号处理器3和存储器7复用数据总线和地址总线交换数据；上位机软件8与数字信号处理器3通过RS232串口进行连接。数字信号处理器3包括计算电机运行速度的速度计算单元4，采用一定算法对速度进行筛选的数据处理单元5，负责与上位机通讯的通讯单元6。其中速度计算单元4通过数据总线与地址总线从可编程逻辑控制器2中读取脉冲计数值和时间计数值，采用频率周期法计算速度数据，并与通讯单元6交互数据；速度计算单元4计算的速度通过数据总线和地址总线将采集数据存储在存储器7中，供通讯传输时用。数据处理单元5对速度计算单元4计算的速度进行筛选，选取表征低速性能的数据。通讯单元6负责传输检测过程中的速度数据、经过筛选的速度指标以及分解、传输通讯本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：吴蔚，齐丹丹，李军良，
申请(专利权)人：南京埃斯顿自动控制技术有限公司，南京埃斯顿自动化股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。