晶圆级半导体晶片封装方法及半导体晶片封装体技术

一种晶圆级半导体晶片封装方法及一种半导体晶片封装体被提供，该半导体晶片封装体的特征在于包含：半导体基体，该半导体基体具有一个电极形成表面和至少一个形成于该电气接点形成表面上的电气接点；一个形成在该半导体基体的形成表面上的保护层，该保护层形成有数个各曝露一对应的电气接点的曝露孔；形成于每个曝露孔之内的导电触点；及形成于每个导电触点之上的在曝露孔之外的导电触点。

【技术实现步骤摘要】

本专利技术涉及一种晶圆级半导体晶片封装方法及一种半导体晶片封装体。
技术介绍
目前，在半导体晶片的焊垫上形成锡球的方法大部分为首先在该半导体晶片的焊垫上涂布ー锡膏层。然后，透过回焊处理，在每个焊垫上的锡膏层便形成ー个锡球。然而， 此制造程序及其成品具有锡球容易从半导体晶片的焊垫脱离且锡球从晶片的表面到锡球的顶端的高度难以控制进而致使与外部电路电气连接时容易发生接触不良或根本没有连接的现象的缺点。此外，在単一颗晶片上形成锡球在产量上也有所不足。有鉴于此，本案专利技术人遂以其从事该行业的多年经验，井本着精益求精的精神，积极研究改良，遂有本专利技术“晶圆级半导体晶片封装方法及半导体晶片封装体”产生。
技术实现思路
本专利技术的目的是为提供一种晶圆级半导体晶片封装方法及一种半导体晶片封装体。根据本专利技术的特征，一种晶圆级半导体晶片封装方法被提供，该方法包含如下的步骤提供一个半导体晶圆，该半导体晶圆具有数个晶片区域，每个晶片区域具有一个电极形成表面和至少ー个形成于该电气接点形成表面上的电气接点；在所有晶片区域的形成表面上涂布ー个光阻层，借着曝光与显影处理，该光阻层形成有数个各曝露一对应的电气接点的曝露孔；在该光阻层的每个曝露孔之内填充导电材料并且透过回焊处理使填充于每个曝露孔之内的导电材料形成一导电触点；把该光阻层移除并且在该等晶片区域的电气接点形成表面上涂布ー个覆盖所有导电触点的保护层；研磨该保护层直到每个导电触点的顶部被曝露为止；在该保护层的表面上涂布ー个钝化层，该钝化层透过曝光和显影处理而形成有数个各曝露一对应的导电触点的曝露孔；在该钝化层的曝露孔之内填充导电材料并且透过回焊处理使填充于该钝化层的每个曝露孔之内的导电材料形成一导电触点；及把该钝化层移除。根据本专利技术的另ー特征，ー种半导体晶片封装方法被提供，该半导体晶片封装方法包含如下的步骤提供一个半导体晶圆，该半导体晶圆具有数个晶片区域，每个晶片区域具有一个电极形成表面、ー个与该电气接点形成表面相対的背面、至少ー个形成于该电气接点形成表面上的电气接点、及至少ー个相对于该至少ー个电气接点形成于该背面上的金属垫，该至少一个电气接点与该至少ー个金属垫是由ー个贯穿孔连通；在每个贯穿孔之内填充导电材料；透过回焊处理使填充于每个贯穿孔之内的导电材料形成ー个有一端凸伸到对应的金属垫外部的导电触点；在该等晶片区域的背面上涂布ー个覆盖所有导电触点的保护层；研磨该保护层直到每个导电触点的顶部被曝露为止；在该保护层的表面上涂布ー个钝化层，该钝化层透过曝光和显影处理而形成有数个各曝露一对应的导电触点的曝露孔； 在该钝化层的曝露孔之内填充导电材料并且透过回焊处理使填充于该钝化层的每个曝露孔之内的导电材料形成一导电触点；及把该钝化层移除。根据本专利技术的又另ー特征，ー种半导体晶片封装方法被提供，该半导体晶片封装方法包含如下的步骤提供一个半导体晶圆，该半导体晶圆具有数个晶片区域，每个晶片区域具有一个电极形成表面和至少ー个形成于该电气接点形成表面上的电气接点；在所有晶片区域的形成表面上涂布ー个光阻层，借着曝光与显影处理，该光阻层形成有数个各曝露 ー对应的电气接点的曝露孔；在该光阻层的每个曝露孔之内填充导电材料并且透过回焊处理使填充于每个曝露孔之内的导电材料形成一导电触点；研磨该光阻层直到每个导电触点的顶部被曝露为止；在该光阻层的表面上涂布ー个钝化层，该钝化层透过曝光和显影处理而形成有数个各曝露一对应的导电触点的曝露孔；在该钝化层的曝露孔之内填充导电材料并且透过回焊处理使填充于该钝化层的每个曝露孔之内的导电材料形成一导电触点；及把该钝化层移除。附图简述附图说明图1至图10是为显示本专利技术的第一优选实施例的晶圆级半导体晶片封装方法的示意流程剖视图；图11至图13是为显示本专利技术的第二优选实施例的晶圆级半导体晶片封装方法的示意流程剖视图；图14是为ー个显示由本专利技术的封装方法封装出来的半导体晶片封装体与ー载体的连接的示意侧视图；图15至图M是为显示本专利技术的第三优选实施例的晶圆级半导体晶片封装方法的示意流程剖视图；图25是为ー个显示由本专利技术的封装方法封装出来的半导体晶片封装体堆叠在一起的态样的示意剖视图；及图沈至图33是为显示本专利技术的第四优选实施例的晶圆级半导体晶片封装方法的示意流程剖视图。主要元件符号说明1半导体晶圆10晶片区域100电气接点形成表101电气接点102背面103金属垫104贯穿孔105半导体基体2光阻层20曝露孔3导电材料30导电触点4保护层40曝露孔5钝化层50曝露孔6导电材料60导电触点8印刷电路板80电路轨迹形成表81电路轨迹9导电材料具体实施例方式在后面的本专利技术的优选实施例的详细说明中，相同或类似的元件是由相同的标号标示，而且它们的详细描述将会被省略。此外，为了清楚掲示本专利技术的特征，图式中的元件并非按实际比例描绘。图1至图10是用以说明本专利技术的第一优选实施例的晶圆级半导体晶片封装方法的示意流程图。请配合參阅图1至图10所示，首先，一个半导体晶圆1被提供。该半导体晶圆1 具有数个晶片区域10，而每个晶片区域10具有一个半导体基体105。每个半导体基体105 具有一个电气接点形成表面100和至少ー个形成于该电气接点形成表面100上的用干与外部电路(图中未示)电气连接的电气接点101。然后，ー个光阻层2是被涂布在所有晶片区域10的半导体基体105的电气接点形成表面100上。请配合參阅图2所示，经过曝光和显影处理，该光阻层2是形成有数个各曝露ー对应的电气接点101的曝露孔20。随后，借着任何适当的方式，在每个曝露孔20之内是填充有导电材料3。在本实施例中，导电材料3是以锡膏为最优选，如在图3中所示。请參阅图4所示，在回焊处理之后，填充于每个曝露孔20之内的导电材料3 (见图 3)会形成ー个具有大致弧形外观的导电触点30。接着，该光阻层2 (见图4)通过化学清洗来被移除，如在图5中所示。请配合參阅图6和图7所示，在该光阻层2被移除之后，一个覆盖所有导电触点30 的保护层4涂布在该等晶片区域10的电气接点形成表面100上。然后，该保护层4经历研磨处理直到每个导电触点30的顶部被曝露为止。应要注意的是，两相邻的导电触点30(电气接点101)之间的短路能够通过保护层 4的作用来避免。另ー方面，在本实施例中，该保护层4最好是由透明的材料形成。接着，ー个钝化层5涂布在该保护层4的表面上并且透过曝光和显影处理来形成有数个各曝露一对应的导电触点30的曝露孔50。然后，在每个曝露孔50内填充有导电材料6。在本实施例中，导电材料6如导电材料3 —样以锡膏为最优选。请參阅图8所示，在回焊处理之后，填充于每个曝露孔50之内的导电材料6 (见图 7)会形成一具有大致弧形外观的导电触点60。最后，该钝化层5 (见图8)是被移除，如在图9中所示。在图9中所示的该半导体晶圆1随后只要透过沿着切割线CL的切割处理即可成为数个可直接安装到一如电路板般的载体(图中未示)的半导体晶片封装体(见图10)。应要注意的是，由于每个晶片区域10的半导体基体105具有一个电气接点形成表面100及至少ー个形成在该形成表面100上的电气接点101，因此本专利技术可应用于任何类型的半导体晶片，包括但不限于ニ极管、发光二极管、中央处理单元、RFID、及本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：王琮淇，
申请(专利权)人：王琮淇，
类型：发明
国别省市：