MOS晶体管及其制造方法技术

本发明专利技术提供了一种MOS晶体管及其制造方法。根据本发明专利技术的MOS晶体管，其包括：布置在衬底中的阱区、以及布置在源极及漏极之间的栅极、布置在所述源漏阱区中的位于源极及漏极之间的轻掺杂区、布置在所述源漏阱区中的源极及漏极；其中，源极及漏极的上表面低于栅极的栅极氧化物的下表面；并且，所述轻掺杂区位于所述栅极的下方。根据本发明专利技术的MOS晶体管制造方法包括：在生长了栅氧和多晶硅的衬底上涂覆光刻胶，并执行光刻以形成源漏区；利用所述光刻胶刻蚀多晶硅和栅氧；利用所述光刻胶刻蚀硅衬底；以及利用所述光刻胶分别进行阱注入、轻掺杂区注入和源漏注入。

【技术实现步骤摘要】

本专利技术涉及半导体设计与制造领域，更具体地说，本专利技术涉及一种MOS晶体管及其制造方法。
技术介绍
MOS晶体管是金属-氧化物-半导体(Metal-Oxide-SEMIconductor)结构的晶体管的简称，有P型MOS管和N型MOS管之分。图I示意性地示出了根据现有技术的MOS晶体管的结构。如图I所示，MOS晶体管包括布置在衬底2中的阱21中的源极和漏极(统一标识为3)，以及布置在衬底上方源极和漏极之间的栅极I。对于根据现有技术的MOS晶体管的的制造，从掩膜(也称为光罩)的意义上来说， 一个MOS晶体管通常需要阱21注入，多晶硅栅极I的刻蚀、轻掺杂区4的注入，和源极或漏极3的注入。请参考基本的MOS制造工艺；这涉及到四次光刻过程。光刻次数越多，则需要的掩膜可能越多，耗费的时间更长，因此工艺成本越高。所以，希望提出一种能够减少MOS晶体管的光刻过次数的MOS晶体管结构及其制造方法。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减少 MOS晶体管的光刻过次数的MOS晶体管结构及其制造方法。根据本专利技术的第一方面，提供了一种一种MOS晶体管，其特征在于包括布置在衬底中的源漏阱区、布置在所述源漏阱区中的源极及漏极、布置在所述源漏阱区中的位于源极及漏极之间的轻掺杂区、以及布置在源极及漏极之间的栅极；其中，源极及漏极的上表面低于栅极的栅极氧化物的下表面；并且，所述轻掺杂区位于所述栅极的下方。优选地，所述MOS晶体管是0. 35um以上栅长的MOS晶体管。根据本专利技术的第二方面，提供了一种MOS晶体管的制造方法，其中所述MOS晶体管包括布置在衬底中的源漏阱区、布置在所述源漏阱区中的源极及漏极、布置在所述源漏阱区中的位于源极及漏极之间的轻掺杂区、以及布置在源极及漏极之间的栅极；其中，源极及漏极的上表面低于栅极的栅极氧化物的下表面；并且，所述轻掺杂区位于所述栅极的下方； 所述制造方法包括在生长了栅氧和多晶硅的衬底上涂覆光刻胶，并执行光刻以形成源漏区；利用所述光刻胶刻蚀多晶硅和栅氧；利用所述光刻胶刻蚀硅衬底；以及利用所述光刻胶分别进行阱注入、轻掺杂区注入和源漏注入。优选地，所述MOS晶体管是0. 35um以上栅长的MOS晶体管。优选地，在利用所述光刻胶分别进行阱注入、轻掺杂区注入和源漏注入的步骤中， 源漏阱区的注入角度为30-45度，轻掺杂区是注入角度为10-30度，源极及漏极的注入角度为0度。通过利用根据本专利技术的MOS晶体管结构以及MOS晶体管制造方法，可以节省光刻次数、减少掩膜数量、缩短工艺时间，降低工艺成本。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据现有技术的MOS晶体管的结构。图2示意性地示出了根据本专利技术实施例的MOS晶体管的结构。图3及图4示意性地示出了根据本专利技术实施例的MOS晶体管的光刻步骤的示意图。图5示出了图I所示的现有技术的MOS晶体管以及图2所示的根据本专利技术实施例的MOS晶体管的阈值电压Vt的仿真测试结果。图6示出了图I所示的现有技术的MOS晶体管以及图2所示的根据本专利技术实施例的 MOS晶体管的击穿电压BV的仿真测试结果。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图2示意性地示出了根据本专利技术实施例的MOS晶体管的结构。如图2所示，根据本专利技术实施例的MOS晶体管包括布置在衬底2中的阱区22、以及布置在源极及漏极33之间的栅极I、布置在所述源漏阱区22中的位于源极及漏极33之间的轻掺杂区44、布置在所述源漏阱区22中的源极及漏极33。其中，与图I所示的根据现有技术的MOS晶体管结构不同的是，源极及漏极33的上表面低于栅极I的栅极氧化物的下表面；并且，所述轻掺杂区44位于所述栅极I的下方。通过测试仿真表明，这种低成本的器件在0. 35um以上栅长时与图I所示的现有技术中的通常的器件性能相仿。因此，优选地，MOS晶体管是0. 35um以上栅长的MOS晶体管。下面将参考图3及图4来描述制造图2所示的MOS晶体管结构的光刻方法。图3及图4示意性地示出了根据本专利技术实施例的MOS晶体管的光刻步骤的示意图。首先，在生长了栅氧和多晶硅的衬底上涂覆光刻胶PR2，并执行光刻以形成源漏区。随后，利用光刻胶PR2刻蚀多晶硅和栅氧。此后，利用光刻胶PR2刻蚀硅衬底以得到如图3所示。结构。随后，利用光刻胶PR2分别进行阱注入、轻掺杂区注入和源漏注入图4所示的。具体地说，在利用光刻胶PR2分别进行阱注入、轻掺杂区注入和源漏注入的步骤中，例如，对于一个N型MOS晶体管来说，源漏阱区22可以是P型掺杂物(例如B)的注入， 注入角度为例如30-45度(优选注入角度)，轻掺杂区44是N型掺杂物(例如Ph或As)的注入，角度为例如10-30度(优选注入角度)。而源极及漏极3为N型掺杂物(例如As)的反之，在利用光刻胶PR2分别进行阱注入、轻掺杂区注入和源漏注入的步骤中，例如，对于一个P型MOS晶体管来说，源漏阱区22可以是N型掺杂物的注入，注入角度为例如 30-45度(优选注入角度)，轻掺杂区44是P型掺杂物的注入，角度为例如10-30度(优选注入角度)。而源极及漏极33为P型掺杂物的注入，角度为0度。上述光刻方法省略了图I所示的高压阱21的形成步骤以及省略了专门的轻掺杂区4的注入和源极及漏极33的注入过程；根据本专利技术实施例，可以在多晶硅栅掩模版形成后，刻蚀多晶硅、栅氧以及一定深度的硅基体(例如约500-1000A)，利用这一掩模版进行源漏阱区22的注入，轻掺杂区44的注入，源极及漏极33的注入。可以看出，本专利技术的关键是通过硅基体的刻蚀打开了源漏阱区22注入和轻掺杂区44注入的窗口，以便形成正常的MOS管。而且，可以使高掺杂的源极和漏极(33)以远离栅的边缘，来保持器件的击穿电压。所有这些都在栅极I的光刻这一步骤之后完成，所以它需要且仅需要一张光罩。由此， 极大地降低了工艺成本，缩短了工艺时间。其中，利用光刻胶PR2 (多晶硅栅掩模版)以及刻蚀后的结构，同时，通过控制注入的角度与剂量形成了阱、轻掺杂区和源漏。而在通常的MOS管中，阱注入、轻掺杂区的注入和源漏注入都是有专门的光刻过程，之所以这样做，是因为阱、轻掺杂区和源漏需要位于器件不同的区域。而在本专利技术中，利用刻蚀打开一个注入窗口，这样可以将阱、轻掺杂区和源漏放在合适位置。而且，这样形成的器件性能与通常的器件可以比拟。具体地说，图5示出了图I所示的现有技术的MOS晶体管以及图2所示的根据本专利技术实施例的MOS晶体管的阈值电压Vt 的仿真测试结构；其中第一曲线Cl表示图I所示的现有技术的MOS晶体管的阈值电压与栅长的关系，第二曲线C2表示图2所示的本专利技术实施例的MOS晶体管的阈值电压与栅长的关系。图6示出了图I所示的现有技术的MOS晶体管以及图2所示的根据本专利技术实施例的 MOS晶体管的击穿电压BV的仿真测试结构；其中第三曲线Cll表示图I所示的现有技术的 MO本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：吴小利，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：