本发明专利技术涉及一种具有低导通饱和压降的IGBT及其制造方法，其在有源区区内设置第二导电类型层，第二导电类型层通过导电多晶硅及绝缘栅介质层分隔成若干第二导电类型层第一区域及第二导电类型层第二区域；半导体基板的第一主面上覆盖有绝缘介质层；第二导电类型层第一区域内设置对称分布的第一导电类型注入区，第一导电类型注入区与相应的绝缘栅介质层相接触，且第二导电类型层第一区域上方设有发射极接触孔，发射极接触孔贯通绝缘介质层并延伸到第一主面上；发射极接触孔内填充有发射极金属层，且所述发射极金属层覆盖于绝缘介质层上，发射极金属层与第二导电类型层第一区域欧姆接触。本发明专利技术具有较低的饱和压降Vcesat和较高的耐冲击性能。
【技术实现步骤摘要】
本专利技术涉及一种IGBT器件及其制造方法，尤其是一种具有低导通饱和压降的 IGBT及其制造方法，属于功率半导体器件的
技术介绍
IGBT(Insulated Gate Bipolar Transistor)目前的主要器件结构类型包括穿通型 IGBTQ3Unch Through IGBT，简称为 PT-IGBT)、非穿通型 IGBT(Non Punch Through IGBT，简称为NPT-IGBT)和场截止型IGBT (Field Stop IGBT，简称为FS-IGBT)，三者之间的主要结构差异是设置不同的背面集电极结构和不同的半导体漂移区厚度。PT-IGBT是较早期的IGBT结构，由于采用了较厚的背面集电极结构，因此其过高比重的空穴注入电流不利于器件的开关功率损耗及导通饱和压降Vcesat的温度特性，而且其使用了外延晶圆材料和载流子寿命控制技术也大大增加了产品成本；NPT-IGBT采用了较薄的背面集电极结构和较厚的漂移区，虽然器件的开关功率损耗得到了改善，Vcesat 也获得了正温度特性，但是较厚的漂移区限制了器件Vcesat下降的空间，从而增加了 IGBT 的功率损耗，如图1和图2所示。随着半导体薄片加工工艺的进步，FS-IGBT采用了更薄的漂移区厚度，因此其导通饱和压降Vcesat对比PT-IGBT和NPT-IGBT的Vcesat得到了明显的下降，以1200V25A的 IGBT为例，NPT-IGBT的半导体晶圆厚度大约为180um，而FS-IGBT只需要120um，厚度降低了三分之一，其Vcesat也从2. 5V降低至1. 6V，降幅近40 %。然而，薄片加工设备的价格、 工艺复杂度和碎片率随着半导体晶圆尺寸的增加和半导体晶圆厚度的变薄都会大幅增加， 已成为IGBT产品进一步提高性价比的一个重要瓶颈，这也是IGBT迟迟无法在更大晶圆尺寸上(例如12英寸)推广生产的重要原因。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种具有低导通饱和压降的 IGBT及其制造方法，其具有较低的饱和压降Vcesat和较高的耐冲击性能。按照本专利技术提供的技术方案，一种具有低导通饱和压降的IGBT，在所述IGBT器件的俯视平面上，包括位于半导体基板上的有源区和终端保护区，所述有源区位于半导体基板的中心区域，终端保护区环绕包围有源区；在所述IGBT器件的截面上，所述半导体基板具有两个相对的主面，所述主面包括第一主面和第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区；所述有源区内包含并联连接的导电多晶硅；其创新在于在所述IGBT器件的截面上，在有源区对应的第一导电类型漂移区内设置第二导电类型层，所述第二导电类型层通过导电多晶硅及绝缘栅介质层分隔成若干第二导电类型层第一区域及第二导电类型层第二区域，第二导电类型层第一区域与第二导电类型层第二区域在第一导电类型漂移区内相互交替规则排布，并通过导电多晶硅及绝缘栅介质层间隔；在所述IGBT器件的截面上，半导体基板的第一主面上覆盖有绝缘介质层，且所述绝缘介质层覆盖在相应的导电多晶硅上；第二导电类型层第一区域内设置对称分布的第一导电类型注入区，所述第一导电类型注入区与相应的绝缘栅介质层相接触，且第二导电类型层第一区域上方设有发射极接触孔，所述发射极接触孔贯通绝缘介质层并延伸到第一主面上；发射极接触孔内填充有发射极金属层，且所述发射极金属层覆盖于绝缘介质层上，发射极金属层与第二导电类型层第一区域欧姆接触。在所述IGBT器件的截面上，第二导电类型层第一区域具有第一宽度，第二导电类型层第二区域具有第二宽度，第二导电类型层第一区域与第二导电类型层第二区域为同一制造层。在所述IGBT器件的截面上，所述第一导电类型漂移区内包括第一导电类型场截止区，所述第一导电类型场截止区位于第一导电类型漂移区的底部，并靠近半导体基板的第二主面；第一导电类型场截止区的第一导电类型杂质浓度不低于第一导电类型漂移区的第一导电类型杂质浓度。在所述IGBT器件的截面上，在所述第一导电类型漂移区内对应第一导电类型场截止区下方设置第二导电类型注入区，第二导电类型注入区与第一导电类型场截止区相接触，第二导电类型注入区对应与第一导电类型场截止区相接触的另一表面为第二主面；半导体基板的第二主面上覆盖有集电极金属层，所述集电极金属层与第二导电类型注入区欧姆接触。在所述IGBT器件的截面上，所述有源区采用沟槽元胞结构，所述元胞沟槽位于第二导电类型层内，深度伸入第二导电类型层下方的第一导电类型漂移区内；绝缘栅氧化层生长并覆盖于元胞沟槽的内壁及底部表面，导电多晶硅填充于生长有绝缘栅氧化层的元胞沟槽内；元胞沟槽及元胞沟槽内的导电多晶硅将第二导电类型层分隔成第二导电类型层第一区域及第二导电类型层第二区域，第二导电类型层第一区域内的第一导电类型层注入区与对应元胞沟槽一侧侧壁相接触；绝缘介质层覆盖在元胞沟槽的槽口，元胞沟槽内的绝缘栅氧化层与导电多晶硅形成沟槽型元胞结构。在所述IGBT器件的截面上，所述有源区采用平面元胞结构；所述导电多晶硅位于第一主面上，导电多晶硅与第一主面间生长有绝缘栅氧化层，所述导电多晶硅与导电多晶硅两侧侧下方的第二导电类型层第一区域、第二导电类型层第二区域部分交叠，且导电多晶硅与部分交叠的第二导电类型层第一区域内第一导电类型注入区相交叠，导电多晶硅被上方的绝缘介质层包裹覆盖，第一主面上方的绝缘栅氧化层及导电多晶硅构成平面型元胞结构。一种具有低导通饱和压降的IGBT制造方法，当所述IGBT器件的有源区采用沟槽元胞结构时，所述IGBT器件的制造方法包括如下步骤a、提供具有两个相对主面的第一导电类型的半导体基板，所述两个主面包括第一主面和第二主面；半导体基板的第一主面与第二主面间包括第一导电类型漂移区；b、在上述第一主面上淀积硬掩膜层；C、选择性的掩蔽和刻蚀硬掩膜层，形成沟槽刻蚀的硬掩膜，并在第一主面上刻蚀形成沟槽，所述沟槽包括元胞沟槽；d、去除所述第一主面上的硬掩膜层，在所述沟槽内壁表面生长绝缘栅氧化层，并在所述内壁表面生长有绝缘栅氧化层的沟槽内淀积导电多晶硅；e、刻蚀去除第一主面上的导电多晶硅，得到沟槽内导电多晶硅；f、在第一主面上，自对准注入第二导电类型杂质离子，并通过高温推结形成第二导电类型层，第二导电类型层通过元胞沟槽及导电多晶硅分隔形成第二导电类型层第一区域及第二导电类型层第二区域；g、在所述第一主面上，进行源区光刻，并注入高浓度的第一导电类型杂质离子，并通过高温推结得到位于第二导电类型层第一区域内的第一导电类型注入区；h、在上述第一主面上，淀积绝缘介质层；i、选择性的掩蔽和刻蚀绝缘介质层，形成位于第二导电类型层第一区域上方的发射极接触孔；j、在所述绝缘介质层上方淀积金属层；k、选择性的掩蔽和刻蚀金属层，形成发射极金属层，所述发射极金属层填充发射极接触孔内，并与第二导电类型层第一区域相接触保持等电位；1、对所述半导体基板的第二主面进行研磨减薄；m、对经过减薄后的第二主面注入第一导电类型杂质离子，形成第一导电类型场截止区；η、对第二主面注入第二导电类型杂质离子，并通过高温退火进行杂质激活，形成第二导电类型注入区；O、在第二主面表面淀积金属层，形成集电极金属层。一种具有低本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：朱袁正，叶鹏，
申请(专利权)人：无锡新洁能功率半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。