半导体芯片搭载用基板及其制造方法技术

本发明专利技术的目的在于，提供即使在形成微细配线的情况下也能够使桥接的发生减少并且能够获得优异的引线接合性和焊料连接可靠性的半导体芯片搭载用基板的制造方法。本发明专利技术的半导体芯片搭载用基板的制造方法具有：抗蚀层形成工序，其在具有内层板和第1铜层的层叠体中的第1铜层上，除了应成为导体电路的部分以外形成抗蚀层，所述内层板在表面具有内层电路，所述第1铜层相隔绝缘层设置在内层板上；导体电路形成工序，其通过电解镀铜在第1铜层上形成第2铜层，得到导体电路；镍层形成工序，其通过电解镀镍在导体电路上的至少一部分形成镍层；抗蚀层除去工序，其将抗蚀层除去；蚀刻工序，其通过蚀刻将第1铜层除去；和金层形成工序，其通过非电解镀金在导体电路上的至少一部分形成金层。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。
技术介绍
近年来，个人电脑、移动电话、无线基站、光通信装置、服务器和路由器等电子设备中，无论大小，设备的小型化、轻质化、高性能化和高功能化在发展。此外，CPU、DSP和各种存储器等的LSI的高速化以及高功能化的同时，SoC(System on a chip)、SiP(System InPackage)等高密度安装技术的开发也在进行。因此，在半导体芯片搭载用基板、母板中已开始使用组合(Buildup)方式的多层配线基板。此外，由于封装的多针狭间距化的安装技术的进步，半导体芯片搭载用基板正从QFP(Quad Flat Package)向 BGA(Ball Grid Array)/CSP(Chip Size Package)安装进展。在半导体芯片搭载用基板与半导体芯片的连接中，例如，使用金引线接合。此外，与半导体芯片连接的半导体芯片搭载用基板，用焊料球与配线板(母板)连接。因此，半导体芯片搭载用基板通常分别具有用于与半导体芯片或配线板连接的连接端子。对于这些连接端子，为了确保与金线或焊料的良好的金属接合，多施以镀金。目前为止，作为对连接端子施以镀金的方法，广泛地使用了电解镀金。但是，最近，随着半导体芯片搭载用基板的小型化产生的配线的高密度化，越来越难以确保用于对连接端子的表面施以电解镀金的配线。因此，作为向连接端子的镀金方法，不需要用于进行电镀的引线的非电解镀金(置换镀金、还原镀金)的方法开始受到关注。例如，如下述非专利文献1中记载那样，已知在端子部分的铜箔表面形成非电解镀镍被膜/非电解镀金被膜。但是，如非专利文献2中记载那样，对于非电解镀镍/非电解镀金的方法，与电解镀镍/电解镀金的方法相比，已知焊料连接可靠性、热处理后的引线接合性下降。此外，如果对配线进行非电解镀镍，有时发生称为桥接的在配线间析出非电解镀镍被膜的现象，由此引起短路故障。为了抑制该桥接，例如，提出了专利文献1、2中所示的用于抑制桥接的前处理液和前处理方法。此外，如专利文献3中所示，还提出了用于抑制桥接的非电解镀用催化剂液。现有技术文献专利文献专利文献1 日本特开平9141853号公报 专利文献2 日本专利第3387507号专利文献3 日本特开平11-124680号公报非专利文献非专利文献1:社团法人^J >卜电路学会誌“寸一矢7卜歹夕乂口夕一”(社团法人印制电路学会志“电路技术”)(1993年第8卷No. 5第368 372页)非专利文献2 表面技术(2006年第57卷No. 9第616 621页)
技术实现思路
专利技术要解决的课题近年来，由于半添加法等配线形成方法的利用，具有图案间的间隔小于50μπι的超微细图案、例如配线宽/配线间隔(以下简写为“L/S”)=35μπι/35μπι的微细配线的制品已开始大量生产。作为具有这样的超微细图案的基板中，对由铜形成的电路施以非电解镀镍后、在其上施以非电解镀金而形成连接端子的现有技术，已知例如以下的方法。S卩，已知通过以下工序实施使用了带有铜箔的树脂的半添加法(1)在表面具有内层电路的内层板的上下层压带有铜箔的树脂的工序，(2)在带有铜箔的树脂设置内部通孔(IVH)，在铜箔上和IVH内部形成非电解镀铜层的工序，(3)在非电解镀铜层上的应形成导体电路的部位以外形成电镀抗蚀层的工序，(4)在应形成导体电路的部位采用电解镀铜形成铜电路的工序，(5)将电镀抗蚀层剥离的工序，(6)使用蚀刻液，通过蚀刻将应形成导体电路的部分以外的部分的上述铜箔和非电解镀铜层除去的工序，(7)在形成有导体电路的基板的表面形成阻焊层图案的工序，(8)在导体电路上形成非电解镀镍被膜的工序，和(9)在上述导体电路的最外表面进一步形成非电解镀金被膜的工序。即，在由铜形成的导体电路上的特定部位进行非电解镀镍(工序(8))/非电解镀金(工序(9))，由此形成连接端子。如前所述，随着半导体芯片搭载用基板的小型化产生的配线的高密度化，对于连接端子部分，代替以往的电解镀镍/电解镀金方法而使用不需要引线的非电解镀技术逐渐成为必须。因此，即使上述的半添加法，也应用非电解镀镍/非电解镀金。但是，本专利技术人等进行了研究，结果判明在L/S = 35μπι/35μπι程度的微细配线上使用非电解镀镍液施以非电解镀镍的情形下，难以充分确保导体间的绝缘可靠性。即判明即使应用上述的专利文献1 3中记载的前处理液、前处理方法、使非电解镀用催化剂液等的桥接减少的手法，也成为了微细配线的情形下，由于非电解镀镍容易在导体间的基材上析出，因此无法获得充分的效果。此外，成为了这样的微细配线的情形下，如果应用非电解镀镍/非电解镀金，与应用了电解镀镍/电解镀金的情形相比，也判明弓I线接合性和焊料连接可靠性显著降低。本专利技术鉴于这样的实际情况而完成，其目的在于，提供即使是形成微细配线的情形下也能够减少桥接的发生、并且能够获得优异的引线接合性和焊料连接可靠性的半导体芯片搭载用基板的制造方法和由其得到的半导体芯片搭载用基板。用于解决课题的手段为了实现上述目的，本专利技术人等进行了深入研究，结果在图案间的间隔小于50 μ m的超微细图案(例如，175 = 35 4!11/35 4111程度的微细配线)中，在铜配线上施以非电解镀镍的情形下容易发生桥接，推测其一个原因是通过非电解镀镍在铜配线的侧面也施以了镀镍。因此发现，通过抑制这样的在侧面的镀镍，能够使桥接的发生大幅地减少，从而想到了本专利技术。S卩，本专利技术的半导体芯片搭载用基板的制造方法，其特征在于，具有抗蚀层形成工序，其在具有内层板和第1铜层的层叠体中的第1铜层上，除了应成为导体电路的部分以外形成抗蚀层，所述内层板在表面具有内层电路，所述第1铜层以一部分与所述内层电路连接的方式相隔绝缘层设置在所述内层板上；导体电路形成工序，其通过电解镀铜在所述第1铜层上的应成为所述导体电路的部分形成第2铜层，得到由所述第1铜层和所述第2铜层形成的所述导体电路；镍层形成工序，其通过电解镀镍在所述导体电路上的至少一部分，形成与所述导体电路相反侧的面中的结晶粒径的平均值为0. 25 μ m以上的镍层；抗蚀层除去工序，其将所述抗蚀层除去；蚀刻工序，其通过蚀刻将由所述抗蚀层覆盖的部分的所述第1铜层除去；和金层形成工序，其通过非电解镀金在形成有所述镍层的所述导体电路上的至少一部分形成金层。上述本专利技术的半导体芯片搭载用基板的制造方法中，在第1铜层上，与导体电路的图案一致地形成了电镀用的抗蚀层后，通过电解镀铜形成第2铜层，接着通过电解镀镍形成了镍层。这样，进行电解镀镍时，在导体电路以外的部分存在抗蚀层，因此由此能够防止对导体电路的侧面实施镀镍。因此，根据本专利技术，即使成为超微细图案的情况下，也使桥接的形成大幅减少。进而，如上所述在导体电路上的镍层的形成，不是通过非电解镀镍而是通过电解镀镍进行，因此即使在成为微细配线的情况下，也能够良好地获得引线接合性和焊料连接可靠性。此外，在镍层上的金层的形成通过非电解镀金进行，因此不必使用进行电镀时那样的引线，即使形成微细配线，也能够在应成为独立端子的部分良好地进行镀金。因此，也能够应对半导体芯片搭载用基板的进一步的小型化·高密度化。而且，这样的半导体芯片搭载用基板的制造方法中，例如，通过使上述导体电路的至少一部分成为本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：江尻芳则，长谷川清，樱井健久，坪松良明，
申请(专利权)人：日立化成工业株式会社，
类型：发明
国别省市：