本发明专利技术涉及一种随机噪声源，其包括半导体超晶格器件以及封装体。其中，半导体超晶格器件由采用InP衬底上的In0.53Ga0.47As/In0.52Al0.48As材料体系、InP衬底上的InAs/In0.53Ga0.47As/AlAs材料体系、或者GaAs衬底上的GaAs/Al0.45Ga0.55As材料体系的超晶格材料结构通过半导体微加工制作而成。封装体与半导体超晶格器件电性连接以实现随机噪声信号的输出。本发明专利技术利用半导体超晶格器件的固态自发混沌振荡特性，通过合理选择势阱/势垒层材料增强量子限制效应，抑制热激发漏电，可以实现工作在室温环境的高质量、高带宽随机噪声源，带宽达GHz以上。
【技术实现步骤摘要】
本专利技术涉及信号处理和密码
，特别涉及一种随机噪声源。
技术介绍
随机噪声源是随机数产生器的核心。真随机性、高质量、高带宽是高质量噪声源的三个基本要求。首先，高质量的噪声源，要求信号是真随机的。其次，噪声信号的质量要满足随机性的要求，能够通过各种参数测试，如频数、序列、扑克、游程和自相关检验等。最后， 在满足真随机性和高质量的前提下，要求噪声源具有尽可能高的带宽。随机噪声源的带宽决定了产生随机数能够达到的速度。半导体超晶格器件是一个理想的多自由度变量非线性混沌振荡系统。这种固态器件的非线性特性与耦合来源于电子通过量子阱(势阱)的共振隧穿，并取决于超晶格的材料体系、结构设计、掺杂浓度和外加偏压等。在特定条件下，超晶格表现出自发混沌振荡特性。利用这种固态自发混沌振荡特性，可以产生高质量、高带宽的随机噪声，带宽可高达GHz 以上。然而，一般的超晶格均工作在低温环境。为了提高系统的环境适应性，降低环境对其的干扰，扩大其使用范围，实现室温工作的半导体超晶格固态随机噪声源很有必要。
技术实现思路
本专利技术提供一种能够工作在室温环境下的高质量、高带宽的随机噪声源，实现带宽GHz以上的平坦宽带混沌信号的输出。具体地，本专利技术提供的一种随机噪声源，包括半导体超晶格器件以及封装体。其中，半导体超晶格器件例如由采用InP衬底上的Ina53GEia47AsAna52Ala48As材料体系、InP 衬底上的InAs/Ina 53Ga0. 47As/A1As材料体系、或者GaAs衬底上的GaAS/Ala 45Ga0.55As材料体系的超晶格材料结构通过半导体微加工制作而成。封装体与半导体超晶格器件电性连接以实现随机噪声信号的输出。本专利技术利用半导体超晶格器件的固态自发混沌振荡特性，通过合理选择势阱/势垒层材料增强量子限制效应，抑制热激发漏电，可以实现工作在室温环境的高质量、高带宽随机噪声源，带宽达GHz以上；适于应用在数据加密、密钥管理、安全协议、数字签名、身份认证等领域。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图1是本专利技术的一种随机噪声源的结构示意图2A-2E是利用半导体微加工制作图1中半导体超晶格器件的过程示意图；图3是图2A中超晶格材料结构的第一种典型结构举例示意图； 图4是图2A中超晶格材料结构的第二种典型结构举例示意图； 图5是图2A中超晶格材料结构的第三种典型结构举例示意图； 图6是本专利技术的一种随机噪声源的信号测试电路示意图。具体实施例方式请参阅图1，为本专利技术的一种随机噪声源的结构示意图。在图1中，随机噪声源100 可在室温环境下工作输出高质量、高带宽的随机噪声信号且带宽达GHz以上，其包括半导体超晶格器件120和封装体110。封装体110与半导体超晶格器件120形成电性连接以实现随机噪声信号的输出。本实施例中，半导体超晶格器件120为二端器件，封装体120例如包括微波印刷电路板；半导体超晶格器件120例如利用银浆固定在微波印刷电路板上，并用压焊机引线将半导体超晶格器件120的第一、第二接触电极121、123分别引出以与微波印刷电路板形成电连接，实现随机噪声信号的输出。在此，随机噪声源100的封装形式可以采用DIP，QFP等封装形式。图2A-2E是利用半导体微加工制作图1中的半导体超晶格器件120的过程示意图。请参阅图2A，首先提供超晶格材料结构10，其实现方法例如是利用目前主流的分子束外延(Molecular Beam Epitaxy，MBE)、金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition, M0CVD)等外延生长技术及掺杂技术形成。在图2A中，超晶格材料结构10主要包括n型掺杂半导体衬底11以及依序形成在η型掺杂半导体衬底11 上的第一接触层13、超晶格层结构15以及第二接触层17。本实施例中，为了实现半导体超晶格器件的室温工作，必须增强器件的量子限制效应，抑制各种热激发漏电；同时还需满足超晶格材料结构中晶格匹配的要求，因此超晶格材料结构10优选地采用InP衬底上的 In0.53Ga0.47As/In0.52A10.48As 材料体系、hP 衬底上的 hAs/InQ. 53Ga0. 47As/A1As 材料体系、或者 GaAs衬底上的GaAsAla45Giia55As材料体系。而超晶格材料结构10中的各个功能层的具体结构将结合图3至图5在后续进行举例说明。超晶格层结构15主要包括周期排列的势阱层和势垒层而形成多个层叠周期，而层叠周期的数量一般在30至100范围，一般不掺杂或者弱掺杂。超晶格层结构15两端的第一、第二接触层13及17进行η型高掺杂，以利于后续形成低阻的欧姆接触。通常，外延生长及掺杂后的结构为半导体晶圆外延片，因此需要进行切片以获得具有合适尺寸的超晶格材料结构10 ；而单个超晶格材料结构10的尺寸范围例如在10 μ m(微米)至100 μ m范围。此外，在切片后还通常会使用丙酮、异丙醇和去离子水清洗超晶格材料结构10。请参阅图2B，对半导体超晶格材料结构10进行台面蚀刻，具体方法可为使用干法蚀刻或者湿法蚀刻方式刻蚀第二接触层17及超晶格层结构15直至第一接触层13后停止，以致于蚀刻后的第二接触层17a及超晶格层结构1 位于第一接触层13的部分区域上，且第一接触层13的暴露区域形成台面130。在图2B中，台面130位于蚀刻后的第二接触层17a及超晶格层结构15a的两侧。干法蚀刻例如是反应离子蚀刻(Reactive Ion Kching，RIE)、电感耦合等离子体蚀刻Qnductively Coupled Plasma, I CP)或离子束蚀亥Ij (Ion Beam Etching, IBE)等。请参阅图2C，沉积钝化层18以覆盖第一接触层13、超晶格层结构1 及第二接触层 17a。具体地，可以使用 PECVD (Plasma Enhanced Chemical Vapor D印osition，等离子体增强化学气相沉积)来形成钝化层18。钝化层18例如由IOOnm至2000nm厚度的氧化硅 (Si02)或者氮化硅(SiNx)等介电材料组成。请参阅图2D，进行钝化层开孔步骤，以在钝化层18上形成接触孔18a、18b。其中， 钝化层开孔可使用干法(例如RIE等)或者湿法蚀刻方式实现，接触孔18a形成于第一接触层13形成的台面130上且位于超晶格层结构1 及第二接触层17a的一侧，接触孔18b 形成于第二接触层17a上。请参阅图2e，进行金属沉积步骤，具体实施方法可为使用电子束蒸发、溅射或者热蒸发形成金属层，且金属层例如由AuGe、Ni、Au及其合金组成。在图2E中，金属层包括第一部分19a及第二部分19b ；其中，第一部分19a沉积在接触孔18a内，第二部分19b沉积在接触孔18b和部分钝化层18上而与第一接触层13间隔设置。最后，对图2E中的结构进行退火步骤，以快速退火使金属层的第一部分19a和第二部分19b分别与第一接触层13和第二接触层17a形成欧姆接触而制得第本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：张耀辉，黄寓洋，李文，
申请(专利权)人：中国科学院苏州纳米技术与纳米仿生研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。