具有补充电容性耦合节点的图像传感器制造技术

本发明专利技术涉及一种图像传感器，其包含像素阵列、位线、补充电容节点线及补充电容电路。所述像素阵列包含多个像素单元，每一像素单元包含浮动扩散“FD”节点及经耦合以选择性地将图像电荷传送到所述FD节点的光敏元件。所述位线经耦合以选择性地传导从所述像素单元的第一群组输出的图像数据。所述补充电容节点线耦合到所述像素单元的第二群组的所述FD节点以响应于控制信号而选择性地将补充电容耦合到所述第二群组的所述FD节点。在各种实施例中，所述第一及第二像素单元群组可为所述像素单元的同一群组或不同群组且可添加电容性升压特征或多重转换增益特征。

【技术实现步骤摘要】

本专利技术一般来说涉及图像传感器，且明确地说(但非排他地)涉及互补金属氧化物半导体(“CMOS”)图像传感器。
技术介绍
图像传感器已变得普遍存在。其广泛用于数码静物相机、蜂窝式电话、安全相机以及医学、汽车及其它应用中。用以制造图像传感器且明确地说互补金属氧化物半导体 (“CMOS”)图像传感器(“CIS”)的技术已不断快速地发展。举例来说，对较高分辨率及较低电力消耗的需求已促进了这些图像传感器的进一步小型化及集成。图1是图解说明图像传感器阵列内的两个四晶体管(“4T”)像素单元1 及1 (统称为像素单元100)的像素电路的电路图。像素单元1 及1 布置于两行及一列中且对单一读出列线进行分时。每一像素单元100包含光电二极管PD、传送晶体管Tl、复位晶体管 T2、源极跟随器(“SF”)或放大器(“AMP”)晶体管T3及行选择(“RS”)晶体管T4。在操作期间，传送晶体管Tl接收传送信号TX，所述传送信号将光电二极管PD中所积累的电荷传送到浮动扩散(FD)节点。复位晶体管T2耦合于电源轨VDD与所述FD节点之间以在复位信号RST的控制下对像素进行复位(例如，将所述FD及所述PD放电或充电到预设电压)。所述FD节点经耦合以控制AMP晶体管T3的栅极。AMP晶体管T3耦合于电源轨VDD与RS晶体管T4之间。AMP晶体管T3作为提供到所述FD节点的高阻抗连接的源极跟随器操作。最后，RS晶体管T4在信号RS的控制下选择性地将像素电路的输出耦合到所述读出列线。在正常操作中，通过暂时断言复位信号RST及传送信号TX来对光电二极管PD及 FD节点进行复位。通过解除断言所述传送信号TX且准许入射光来给光电二极管PD充电而开始图像积累窗(曝光周期)。随着光生电子在光电二极管PD上积累，所述光电二极管的电压降低(电子是负电荷载流子)。光电二极管PD上的电压或电荷指示在所述曝光周期期间入射于光电二极管PD上的光的强度。在所述曝光周期结束时，解除断言复位信号RST 以隔离FD节点，且断言传送信号TX以将所述光电二极管耦合到所述FD节点且因此耦合到 AMP晶体管T3的栅极。电荷传送致使FD节点的电压下降与所述曝光周期期间在光电二极管PD上所积累的光生电子成比例的量。此第二电压偏置AMP晶体管T3，当在RS晶体管T4 上断言信号RS时，所述AMP晶体管T3耦合到所述读出列线。像素单元100的转换增益定义为电荷传送之后FD节点处的电压的改变与传送到 FD节点的电荷的改变的比率(R)。转换增益(R)与FD节点的电容成反比。高转换增益R 可有益于改进低光灵敏性。对于传统图像传感器来说，可通过减小FD节点的电容来增加转换增益。然而，随着像素单元的大小不断缩小，明亮环境下的像素饱和或曝光过度正变得更加严重
技术实现思路
本专利技术的一个实施例涉及一种图像传感器。所述传感器包括以下组件像素阵列， 其包含多个像素单元，每一像素单元包含浮动扩散(“FD”)节点及经耦合以选择性地将图像电荷传送到所述FD节点的光敏元件；位线，其经耦合以选择性地传导从所述像素单元的第一群组输出的图像数据；补充电容节点线，其耦合到所述像素单元的第二群组的所述FD 节点；及补充电容电路，其耦合到所述补充电容节点线以响应于控制信号而选择性地将补充电容添加到所述第二群组的所述像素单元中的每一者的所述FD节点。本专利技术的另一实施例涉及一种操作图像传感器的方法。该方法包括以下步骤确定撞击于包含用于捕获图像的多个像素单元的像素阵列上的光的亮度值；通过调整耦合到所述像素单元中的第一像素单元内的浮动扩散(“FD”)节点的电容而基于所述亮度值调整所述第一像素单元的转换增益；用所述第一像素单元内的光敏元件捕获图像电荷；将所述图像电荷传送到所述FD节点；及在耦合到所述多个像素单元的位线上输出图像数据，所述图像数据是基于传送到所述FD节点的所述图像电荷。本专利技术的另一实施例涉及一种图像传感器。所述传感器包括以下组件像素阵列， 其包含组织成所述像素阵列内的线的多个像素单元，其中所述像素单元中的每一者包含浮动扩散(“FD”)节点及经耦合以选择性地将图像电荷传送到所述FD节点的光敏元件；位线，其经耦合以选择性地传导从组织成所述像素阵列的所述线的每一像素单元输出的图像数据；补充电容节点线，其耦合到组织成所述像素阵列的所述线的每一像素单元的所述FD 节点；补充电容电路，其耦合到所述补充电容节点线以响应于控制信号而选择性地将补充电容耦合到组织成所述像素阵列的所述线的每一像素单元的所述FD节点；及控制电路，其耦合到所述补充电容电路以选择性地断言所述控制信号。附图说明参考以下各图描述本专利技术的非限制性及非穷尽性实施例，其中除非另有说明，否则贯穿各个视图的相似参考编号指代相似部件。图IA(现有技术)是图解说明图像传感器阵列内的两个常规像素单元的电路图。图2是图解说明根据本专利技术一实施例的成像系统的框图。图3是图解说明图像传感器阵列内的具有双重转换增益的两个像素单元的电路图。图4是图解说明根据本专利技术一实施例的图像传感器阵列内的具有双重转换增益的两个像素单元的电路图。图5是图解说明根据本专利技术一实施例的图像传感器阵列内的具有双重转换增益的两个像素单元的电路图。图6A是图解说明根据本专利技术一实施例用于增加全阱容量及减小图像滞后的耦合到一行像素单元的FD升压电路的功能性框图。图6B图解说明根据本专利技术一实施例的FD升压补充电容的逐行耦合及多重转换增益补充电容的逐列耦合。图6C图解说明根据本专利技术一实施例从光电二极管到浮动扩散节点的未导致电荷共享的电荷传送。图6D图解说明从光电二极管到浮动扩散节点的导致电荷共享的电荷传送，所述电荷共享致使图像滞后。图7是在不具有FD升压电路的像素单元的操作期间的控制信号的时序图，且图解说明由于复位栅极关断及传送栅极导通所致的电容性耦合的效应。图8A是根据本专利技术一实施例在包含FD升压电路的像素单元的操作期间的控制信号的时序图。图8B是根据本专利技术一实施例在包含FD升压电路的像素单元的替代操作模式期间的控制信号的时序图。具体实施例方式本文中描述包含补充电容性耦合节点的CMOS图像传感器的实施例。在以下说明中，描述了众多特定细节以提供对本专利技术的实施例的透彻理解。然而，所属领域的技术人员将认识到，本专利技术可在不具有所述特定细节中的一者或一者以上的情况下实践或者可借助其它方法、组件、材料等来实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作，但所述结构、材料或操作仍囊括在本专利技术的范围内。本说明书通篇所提及的“一个实施例”或“一实施例”意指结合所述实施例所描述的特定特征、结构或特性包含于本专利技术的至少一个实施例中。因此，在本说明书通篇的各处出现的短语“在一个实施例中”或“在一实施例中”未必全部指代同一实施例。此外，所述特定特征、结构或特性可以任何适合的方式组合于一个或一个以上实施例中。参考正描述的图的定向使用例如“顶部”、“底部”、“下方”等方向性术语。图2是图解说明根据本专利技术一实施例的成像系统200的框图。成像系统200的所图解说明实施例包含像素阵列205、读出电路210、功能逻辑215及控制电路220。像素阵列205是图像传感器单元或像素单元(例如，像素P1、P2、…、Pn)的二维 (“2D”)阵列本文档来自技高网...

【技术保护点】

【技术特征摘要】
2010.12.17 US 12/972,1881.一种图像传感器，其包括像素阵列，其包含多个像素单元，每一像素单元包含浮动扩散“FD”节点；及光敏元件，其经耦合以选择性地将图像电荷传送到所述FD节点；位线，其经耦合以选择性地传导从所述像素单元的第一群组输出的图像数据；补充电容节点线，其耦合到所述像素单元的第二群组的所述FD节点；及补充电容电路，其耦合到所述补充电容节点线以响应于控制信号而选择性地将补充电容添加到所述第二群组的所述像素单元中的每一者的所述FD节点。2.根据权利要求1所述的图像传感器，其中所述像素单元中的每一者进一步包括电容器，其具有耦合到所述FD节点的第一端子及耦合到所述补充电容节点线的第二端子，以使得所述电容器串联耦合于所述FD节点与所述补充电容节点线之间。3.根据权利要求1所述的图像传感器，其中所述补充电容电路包括多重转换增益 “MCG”电路，所述MCG电路包括第一晶体管，其具有耦合于所述位线与所述补充电容节点线之间的沟道，所述第一晶体管具有经耦合以对所述控制信号作出响应的控制端子；及第二晶体管，其具有耦合到所述补充电容节点线的沟道，所述第二晶体管具有经耦合以对所述控制信号作出响应的控制端子。4.根据权利要求3所述的图像传感器，其中所述第二晶体管的所述沟道耦合于所述补充电容节点线与参考电压轨之间。5.根据权利要求4所述的图像传感器，其中所述第一晶体管包括具有经耦合以接收所述控制信号的栅极的NMOS晶体管，且所述第二晶体管包括也具有经耦合以接收所述控制信号的栅极的PMOS晶体管，以使得当所述补充电容节点线经由所述第一晶体管耦合到所述位线时，由所述第二晶体管将所述补充电容节点线与所述参考电压轨解耦。6.根据权利要求3所述的图像传感器，其中所述MCG电路进一步包括放大器，其具有耦合到所述位线的输入及耦合到所述第二晶体管的所述沟道的输出， 以使得所述第二晶体管的所述沟道耦合于所述放大器的所述输出与所述位线之间。7.根据权利要求6所述的图像传感器，其中所述放大器包括负增益放大器。8.根据权利要求1所述的图像传感器，其进一步包括取样与保持电路，其耦合到所述位线以对从所述第一群组的所述像素单元中的每一者输出的所述图像数据进行取样与保持。9.根据权利要求8所述的图像传感器，其中所述控制信号包括FD升压信号，且其中所述补充电容电路包括控制电路，所述控制电路包含用以通过在解除断言用于将所述FD节点复位到复位电位的复位信号之后且在用所述取样与保持电路对所述位线进行取样之前断言所述FD升压信号而增加所述FD节点处的所述电位的逻辑。10.根据权利要求9所述的图像传感器，其中所述像素单元的所述第一群组被组织成所述像素阵列的一列且所述像素单元的所述第二群组被组织成所述像素阵列的一行。11.根据权利要求8所述的图像传感器，其中所述控制信号包括FD升压信号，且其中所述补充电容电路包括控制电路，所述控制电路包含用以通过在对来自所述位线的黑色参考值进行取样之后且在用所述取样与保持电路对来自所述位线的所述图像数据进行取样之前断言所述FD升压信号而增加所述FD节点处的所述电位的逻辑。12.根据权利要求1所述的图像传感器，其中所述第一及第二群组表示组织成所述像素阵列内的一线的同一像素单元群组。13.根据权利要求1所述的图像传感器，其中所述像素阵列包括互补金属氧化物半导体“CMOS”像素阵列，其中所述像素单元中的每一者进一步包含传送晶体管，其耦合于所述光敏元件与所述FD节点之间以用于在所述光敏元件与所述FD节点之间选择性地传送所述图像电荷；及源极跟随器晶体管，其具有经耦合以对传送到所述FD节点的所述图像电荷作出响应且经耦合以响应于传送到所述FD节点的所述图像电荷而产生用于输出到所述位线的所述图像数据的栅极。14.根据权利要求13所述的图像传感器，其中所述像素单元中的每一者进一步包含 复位晶体管，其具有耦合于参考电压轨与所述FD节点...

【专利技术属性】
技术研发人员：毛杜利，戴幸志，文森特·韦内齐亚，霍华德·E·罗兹，真锅宗平，
申请(专利权)人：全视科技有限公司，
类型：发明
国别省市：