一种支持动态校准的时钟恢复方法和电路技术

本发明专利技术提出一种支持动态校准的时钟恢复方法和电路，主要包括数字控制振荡器(DCO)和控制逻辑(core)。控制逻辑对USB总线数据信号和DCO输出之间的频率误差进行提取，并通过控制算法计算出DCO的控制量输出给DCO。DCO模块根据core输入的控制量信息，调整时钟的频率，使输出时钟频率接近目标频率。此时钟恢复电路使用的时间基准完全来自USB总线上的数据信号，上电后DCO首先利用USB总线上的SOF包的时间间隔进行定时，完成上电初次校准；在完成初次校准后，持续利用USB总线上数据包传输之间的SOF包时间间隔进行定时，对DCO时钟频率不断进行动态校准，解决了工作过程中工作环境不断变化，如温度、电源电压等，影响时钟频率稳定性的问题。通过本结构实现在无晶体振荡器的条件下，输出高频率精度的时钟并持续进行动态校准以保持时钟频率，可用于USB?2.0Full?Speed通讯领域中时钟的恢复。

【技术实现步骤摘要】

本专利技术涉及一种用于USB通信的时钟恢复电路及其实现方法，是一种采用USB数据信号进行时钟恢复的电路，实现在无晶体振荡器的条件下，输出高频率精度的时钟并保持时钟频率，用于USB 2. OFull Speed通讯领域中时钟的恢复。
技术介绍
在USB通讯领域中需要频率精准的时钟来进行数据的接收和发送，通常高精度的时钟由晶体振荡器产生。在不能外接晶振或者通过去掉晶振以节约成本的情况下，就需要采用时钟恢复电路来提供高精度的时钟信号。常用的时钟恢复方案在上电进行一次校准，此后工作过程中不再进行校准，此类方案的缺点在于无法抑制工作过程中，由于片上振荡器工作电压、工作温度等变化导致的输出时钟频率偏离校准值，以及由此造成的通信出错。本专利技术提出了一种支持动态校准的时钟恢复方法和电路，可以从USB数据中恢复时钟，并在通信过程中利用USB数据持续对时钟进行校准，使时钟输出始终保持在校准的目标频率，解决了工作过程中工作环境不断变化，如温度、电源电压等，影响时钟频率稳定性的问题，可以应用在USB收发器中。
技术实现思路
本专利技术提出了一种支持动态校准的时钟恢复电路结构，解决了无晶振的情况下， 利用数据进行持续校准，保证通信过程中时钟精度的问题。该时钟恢复电路主要由数字控制振荡器(DCO)和控制逻辑(core)构成，整个电路结构如图1所示。在USB应用下，控制逻辑core模块对参考源(USB总线数据信号)和DCO输出之间的频率误差进行提取，并通过控制算法计算出DCO的控制量输出给DCO。DCO模块根据 core输入的控制量信息，调整时钟的频率，使输出时钟频率接近目标频率。最终，经过多次校准运算，使得DCO输出的时钟频率与目标频率的偏差达到允许的范围内，实现了时钟频率的校准。上电后DCO首先利用USB总线上的SOF包的时间间隔进行定时，完成上电初次校准；在完成初次校准后，持续利用USB总线上数据包传输之间的SOF包时间间隔进行定时， 对DCO时钟频率不断进行动态校准，以减小外部电源电压、工作温度等环境变化对CRC输出时钟频率的影响。USB协议中规定SOF数据包时间间隔为固定值(1ms士500ns)，即此时间基准的精度为士0.05%。因此利用USB总线上的SOF包进行定时，在定时时间内对内部DCO输出的时钟进行计数，将计数结果与目标频率时钟的计数结果进行比较，即可判断DCO输出时钟的频率与目标频率相比为高或低。根据判断结果对DCO的频率进行调节，使其时钟频率始终保持在目标频率。DCO校准达到的精度取决于校准算法设置的满足精度要求的计数区间以及DCO调节频率的步长。附图说明图ICRC系统框2校准原理示意3CRC工作流程图具体实施例方式为了从USB数据中获取时间信息，控制逻辑需要准确地判断数据线上传输的包是否为SOF包，进而对相邻的SOF包时间间隔进行计时。SOF数据包结构如图2中所示，其中 SYNC部分(Sbit)是所有数据包均包含的部分，SOF数据包的PID部分(Sbit)为特定编码。 FrameNumber为libit的帧序号，此序号递增，根据具体序号值的不同，可能会插入填充位。 CRC5为Frame Number的CRC5校验值(此处CRC5代表循环冗余校验)。为了对SOF包之间的间隔进行定时，必须对SOF包进行检测。检测方法如下，解析 SYNC及PID部分，只要SYNC部分满足USB协议要求，PID满足SOF包PID定义，则认为是 SOF 包。在应用过程中可将CRC电路设置为上电校准与动态校准两种模式，上电校准模式下，等待USB总线完成复位后，使能CRC模块，使其进行上电校准，达到预期的时钟精度后， 可以对校准结果进行锁定；动态校准模式下，不对上电校准的结果进行锁定，持续对时钟精度进行判断，一旦时钟精度偏出设定的精度范围，则由控制逻辑对DCO频率进行校准，使 DCO精度始终保持在预期的精度范围。DCO的实现方法很多，可以采用基于RC振荡的振荡器，RC乘积决定振荡频率，由数字控制位对接入电路的电容或电阻进行调整，以改变振荡频率；也可以采用环形振荡器，其振荡频率与电流源相关，由数字控制位对电流源的大小进行调整，以改变振荡频率。通过本专利技术公开的一种支持动态校准的时钟恢复电路，可以实现USB 2. OFull Speed通信系统中的时钟恢复以及持续动态校准。应当理解的是，本实施例仅供说明本专利技术之用，而非对本专利技术的限制。有关
的技术人员，在不脱离本专利技术的精神和范围的情况下，还可以做出各种变换或变化，因此所有等同的技术方案也应该属于本专利技术的范畴由各权力要求限定。权利要求1.一种支持动态校准的时钟恢复电路，该时钟恢复电路主要由数字控制振荡器DCO和控制逻辑core构成，其特征是控制逻辑core对USB总线数据信号和DCO输出之间的频率误差进行提取，并通过控制算法计算出DCO的控制量输出给DCO，DCO根据core输入的控制量信息，调整时钟的频率，使输出时钟频率接近目标频率。2.如权利要求1所述的一种支持动态校准的时钟恢复电路，其特征在于数字控制振荡器能采用一种基于RC振荡的振荡器实现，RC乘积决定振荡频率，由数字控制位对接入电路的电容或电阻进行调整，以改变振荡频率；也能采用一种环形振荡器，其振荡频率与电流源相关，由数字控制位对电流源的大小进行调整，以改变振荡频率。3.如权利要求1所述的一种支持动态校准的时钟恢复电路，其特征在于上电后DCO首先利用USB总线上的SOF包的时间间隔进行定时，完成上电初次校准；在完成初次校准后， 持续利用USB总线上数据包传输之间的SOF包时间间隔进行定时，对DCO时钟频率不断进行动态校准。4.一种支持动态校准的时钟恢复方法，应用于权利要求1所述的电路中，其特征在于该方法在上电后首先利用USB总线上的SOF数据包的时间间隔进行定时，完成初次校准，然后持续利用USB总线上数据包传输之间的SOF数据包时间间隔进行定时，在定时时间内对输出时钟进行计数，将计数结果与校准频率时钟的计数结果进行比较，判断输出时钟的频率与校准频率的高低，根据判断结果对输出时钟的频率进行调节，对输出时钟频率不断进行动态校准，使输出时钟频率始终保持在校准频率。5.如权利要求4所述的一种支持动态标准的时钟恢复方法，所述SOF数据包包含SYNC 部分、PID部分、Frame Number部分、CRC5部分，其特征在于在上电后首先利用USB总线上的SOF数据包的时间间隔进行定时之前，对SOF数据包进行检测，检测方法为解析SYNC部分及PID部分，只要SYNC部分满足USB协议要求，PID满足SOF包PID定义，则认为是SOF 数据包。全文摘要本专利技术提出一种支持动态校准的时钟恢复方法和电路，主要包括数字控制振荡器(DCO)和控制逻辑(core)。控制逻辑对USB总线数据信号和DCO输出之间的频率误差进行提取，并通过控制算法计算出DCO的控制量输出给DCO。DCO模块根据core输入的控制量信息，调整时钟的频率，使输出时钟频率接近目标频率。此时钟恢复电路使用的时间基准完全来自USB总线上的数据信号，上电后DCO首先利用USB总线上的SOF包的时间间隔进行定时，完成上电初次校准；在完成初次校准后，持续利用USB总线上数据包传输之间的SOF包时本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：高慧，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：