层叠陶瓷电子部件制造技术

在层叠陶瓷电容器中，内部电极的引出部的露出端的宽度比内部电极的对置部的宽度形成得窄，因此，在引出部两侧的、引出部的侧边和部件主体的侧面之间，在形成裕量区域时，易于产生分层。在裕量区域(33)形成伪电极(34)。伪电极(34)在内部电极(10)的对置部(24)的和部件主体(2)的侧面(5)对置的侧边(22)的延长线(36)、与内部电极(10)的引出部(25)的和侧面(5)对置的侧边37之间所夹持的区域中，按照不碰到和侧面(5)对置的侧边(22)的延长线(36)的方式配置。伪电极(34)优选由在与侧面(5)平行的方向上线状延伸的多个电极片(40)构成。

【技术实现步骤摘要】

本专利技术涉及层叠陶瓷电子部件，特别是涉及具有适于陶瓷层的薄层化以及多层化的构造的层叠陶瓷电子部件。
技术介绍
近年来，便携式电话、笔记本电脑、数码照相机、数字视频设备等的小型便携式电子设备的市场不断扩大。在这些便携式电子设备中，小型化不断进展，另一方面，同时高性能化也在不断进展。这些便携式电子设备中搭载了大量的层叠陶瓷电子部件，并对这些层叠陶瓷电子部件要求高性能化，例如，对层叠陶瓷电容器要求大容量化。对应该要求，在层叠陶瓷电容器中，陶瓷层的薄型化不断进展，由此陶瓷层的层叠片数也有增加的倾向。通常，在制造层叠陶瓷电子部件时，在烧制后，在成为陶瓷层的陶瓷生片上印刷内部电极图案，层叠陶瓷生片以使得内部电极图案在规定的方向上错开，并层叠主组件(mother block)，将主组件切割成规定尺寸，由此切割出生芯片(green chip)。在该制造方法中，为了不因层叠错位或切割错位而导致在生芯片侧面露出内部电极图案，需要在生芯片侧面和内部电极图案的侧边之间确保侧隙(side gap)区域的裕量。但是，在发展层叠陶瓷电子部件的小型化的情况下，侧隙区域的面积相对于内部电极的面积的比例变大，则该变大的部分就不得不降低层叠陶瓷电容器的容量。针对该问题，在专利文献1中，记载了如下技术准备内部电极的两侧端缘在层叠体侧面露出的层叠体，通过在该层叠体侧面粘贴陶瓷生片来形成侧隙区域，能实现层叠电容器的小型化以及大容量化。但是，在专利文献1所记载的技术中，在粘贴陶瓷生片前的层叠体中，由于没有侧隙区域，因此在层叠方向上陶瓷层彼此密切接触的部位变少，由此，容易产生分层(delamination)。并且，本专利技术的专利技术者发现特别是在外层(未形成内部电极的上下的陶瓷层)附近的内部电极引出部的拐角(切割后在生芯片的拐角部露出的部分)中，变得容易产生分层。推测这是因为在将主组件切断为规定的尺寸时应力容易集中，粘结面积较小的拐角部容易成为产生分层的起点。另外，同样的问题并不限于层叠陶瓷电容器，在层叠陶瓷电容器以外的层叠陶瓷电子部件中也会遇到。专利文献专利文献1 JP特开平6-；349669号公报
技术实现思路
因此，本专利技术的目的在于要提供一种能解决上述的问题的层叠陶瓷电子部件。本专利技术面向层叠陶瓷电子部件，该层叠陶瓷电子部件具备部件主体，其具有彼此对置的1对主面、彼此对置的1对侧面、彼此对置的1对端面，且沿着侧面和端面之间的棱线形成带有圆形的倒棱部，并且部件主体具有多个陶瓷层和多对内部电极，其中，多个陶瓷层在主面方向上延伸且在和主面正交的方向上层叠，多对内部电极沿着陶瓷层间的界面形成且具有在1对端面中的任一端面露出的露出端，并不在侧面露出；和外部电极，其形成在部件主体的至少1对端面上，以和内部电极的各露出端电连接。上述内部电极具有对置部，其具有与侧面平行的1对侧边，并且隔着陶瓷层和其它的内部电极对置；和引出部，其从对置部被引出到端面，在其端部形成露出端。本专利技术为了解决前述的技术课题，特征在于，从连接侧面间的宽度方向观察，上述引出部的露出端的宽度比上述对置部的宽度形成得窄，由此，在引出部的两侧并且在引出部的侧边和侧面之间，形成裕量区域，在该各裕量区域形成伪电极，在对置部的与侧面对置的侧边的延长线和引出部的和侧面对置的侧边之间所夹持的区域中，伪电极被配置为不碰到与侧面对置的侧边的延长线上。优选的是，伪电极的侧面侧的侧边和与该侧边对置的侧面之间的间隔，比伪电极的引出部侧的侧边和与该侧边对置的引出部的侧边之间的间隔要宽。另外，优选的是，各伪电极由在与侧面平行的方向上线状延伸的多个电极片构成。专利技术效果根据本专利技术，通过使内部电极的引出部的宽度比对置部的宽度窄，能使内部电极的引出部的拐角(切割后露出生芯片的拐角部的部分)向内侧退避。因此，能抑制切断时应力集中的影响所引起的分层。另外，在形成于内部电极的引出部的两侧的裕量区域中，由于陶瓷层彼此密切接触，因此这样也能贡献于分层的抑制。另一方面，上述裕量区域成为未形成内部电极的区域，再次直面高低差的问题。但是，根据本专利技术，由于在裕量区域形成伪电极，因此能通过伪电极消除或减轻上述高低差问题。在本专利技术中，伪电极的侧面侧的侧边和与该侧边对置的侧面之间的间隔，比伪电极的引出部侧的侧边和与该侧边对置的引出部的侧边之间的间隔宽，或者，各伪电极由在与侧面平行的方向上线状延伸的多个电极片构成，上述方式在平衡性良好地实现高低差抑制和分层抑制的两者中，有效地发挥了作用。附图说明图1是表示作为本专利技术的第1实施方式的层叠陶瓷电子部件的层叠陶瓷电容器1的外观的立体图。图2是沿着线A-A的剖面图。图3是表示图1所示的层叠陶瓷电容器1所具有的部件主体2的内部构造的俯视图。图4是图3的左上部分的放大图。图5是在图1所示的层叠陶瓷电容器1所具有的部件主体2的端面图。图6是表示为了制造图1所示的层叠陶瓷电容器1而准备的形成了内部电极图案42的陶瓷生片41的俯视图。图7将图6所示陶瓷生片41层叠的状态放大来表示的俯视图。图8是表示切断层叠图6以及图7所示的陶瓷生片41而成的主组件48而获得的生芯片49的外观的立体图。图9是表示在图8所示的生芯片49上形成陶瓷侧面层13以及陶瓷侧面层14的状态的立体图。图10表示作为本专利技术的第2实施方式的层叠陶瓷电子部件的层叠陶瓷电容器所具备的部件主体2的内部构造，是与图3对应的俯视图。图11表示作为本专利技术的第3实施方式的层叠陶瓷电子部件的层叠陶瓷电容器所具备的部件主体2的内部构造，是与图3对应的俯视图。符号的说明1层叠陶瓷电容器2部件主体3、4 主面5、6 侧面7、8 端面9 陶瓷层10、11 内部电极12 层叠部13、14 陶瓷侧面层15、16 露出端17、18 外部电极19 21 倒棱部22、23、26、27 对置部的侧边24,28 对置部25,29 引出部33 裕量区域34、35 伪电极36对置部的侧边的延长线37 引出部的侧边38、39伪电极的侧边40 电极片具体实施例方式下面，在说明用于实施本专利技术的实施方式时，例示了层叠陶瓷电容器作为层叠陶瓷电子部件。图1到图9是用于说明本专利技术的第1实施方式的附图。首先，如图1到图5所示，层叠陶瓷电容器1具备部件主体2。部件主体2是大致长方体，具有彼此对置的1对主面3以及主面4，彼此对置的1对侧面5以及侧面6，彼此对置的1对端面7以及端面8。如图2以及图5所示，部件主体2具有层叠部12，该层叠部12具有的层叠构造由在主面3以及主面4的方向上延伸且在与主面3以及主面4正交的方向上层叠的多个陶瓷层9、沿着陶瓷层9间的界面而形成的多对第1内部电极10以及第2内部电极11构成。另外，如图5所示，部件主体2具有在层叠部12的各侧面上配置的1对陶瓷侧面层13以及陶瓷侧面层14，以构成前述的1对侧面5以及侧面6。陶瓷侧面层13以及陶瓷侧面层14优选彼此厚度相同。另外，图2以及图5中，和其它的附图相比，厚度方向的尺寸被夸张。关于内部电极10以及内部电极11的形状的详细在后面进行叙述，第1内部电极10具有在第1端面7露出的露出端15，第2内部电极11具有在第2端面8露出的露出端16。但是，前述的陶瓷侧面层13以及陶瓷侧面层14为了构成侧隙区域，内部电极10以及内部电极11不从部件主体2的侧本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：西冈正统，阿部智吕，村木智则，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：