存储器的制造方法、存储器技术

一种存储器的制造方法、存储器，所述制造方法包括：提供衬底，所述衬底上形成栅极结构；在所述栅极结构两侧的衬底上形成衬底外延层；对所述衬底外延层以及位于衬底外延层下的衬底进行掺杂，形成位线；在所述位线上形成绝缘层、在所述绝缘层和栅极结构上形成字线。所述存储器包括：衬底，依次位于衬底上的栅极结构，位于栅极结构两侧衬底上的衬底外延层，形成于所述衬底外延层和衬底中的掺杂区，位于所述衬底外延层上的绝缘层，覆盖于所述绝缘层和栅极结构上的字线。本发明专利技术减小了位线电阻。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种存储器的制造方法、存储器。
技术介绍
随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值每年以30%的速度发展。存储器是集成电路中一种重要部件，其尺寸小，密度高，在半导体领域中应用广泛。氮化物可编程只读存储结构(NROM)是一种存储能力较高的存储器。参考图1，示出了现有技术中NROM的俯视图。所述NORM包括行排布的字线WL和列排布的位线BL，为了简化附图，只在附图中标示出了 4条位线11、12、13、14，以及4条字线21、22、23、24。其中字线WL用于选通写入信息的存储单元，位线BL用于向存储单元输入写入信息。所述字线 WL和位线BL交界位置处为存储单元，所述存储单元呈阵列排布。继续参考图2，示出了图1所示NROM沿剖线AA，的剖面图，所述NROM由下至上依次包括衬底10 ；依次位于衬底10上的浮栅15、栅极16，其中所述浮栅15为氧化硅/氮化硅/氧化硅(ONO)复合层；位于浮栅15和栅极16两侧的衬底10中的第一位线11 (第一掺杂区)、第二位线12 (第二掺杂区)；以及分别位于所述第一掺杂区11和第二掺杂区12上的绝缘层17 ；位于绝缘层和栅极16上的字线21。NROM通过位线向存储单元写入信息时， 由于氮化硅能抓住电荷，因此射入氮化硅浮栅之中的电子以高斯分布的方式集中于其浮栅的局部区域上，以实现信息存储。由于位线电阻会成能量损耗，如何减小位线电阻成为本领域亟待解决的问题之ο位线BL通常在形成栅极16之后，在栅极16两侧的衬底10上进行掺杂而形成的， 因此，现有技术中通过减小栅极16的尺寸以增大掺杂区的面积，或者通过增加离子注入的剂量和能量，以增加掺杂区的面积。然而减小栅极16的尺寸改变存储器件的有效尺寸，增加离子注入的剂量和能量会使掺杂区水平面内尺寸变大，使掺杂区之间的距离减小，容易引起穿通电压(punch through)的产生。更多的NORM的技术请参考公告号为CN100337324C的中国专利。
技术实现思路
本专利技术提供一种存储器的制造方法、存储器，以减小位线电阻。为解决上述问题， 本专利技术提供一种存储器的制造方法，包括提供衬底，所述衬底上形成栅极结构；在所述栅极结构两侧的衬底上形成衬底外延层；对所述衬底外延层以及位于衬底外延层下的衬底进行掺杂，形成位线；在所述位线上形成绝缘层、在所述绝缘层和栅极结构上形成字线。所述衬底上形成栅极结构的步骤包括在所述衬底上依次沉积栅极介质层和栅极层；图形化所述栅极介质层和栅极层，形成栅极电介质和栅极；形成包围所述栅极电介质和栅极的侧墙。所述栅极介质层包括依次位于衬底上的氧化硅层、氮化硅层、氧化硅层。在形成栅极之后，通过氧化步骤在栅极表面形成氧化层。所述衬底外延层与衬底的材料相同，或者所述衬底外延层为衬底材料的合金。采用化学气相沉积、或者分子束外延形成所述衬底外延层。所述衬底外延层的厚度在5nm IlOnm的范围内。在形成衬底外延层的过程中进行原位掺杂，以形成位线，或者，在形成衬底外延层之后再进行掺杂，以形成位线。所述衬底外延层为应力薄膜或非应力薄膜。还包括在所述衬底上形成栅极结构之后，于栅极结构露出的衬底中形成浅槽，在所述浅槽中形成所述衬底外延层。相应地，本专利技术还提供一种存储器，包括衬底，依次位于衬底上的栅极结构，位于栅极结构两侧衬底上的衬底外延层，位于所述衬底外延层和衬底中的位线，位于所述衬底外延层上的绝缘层，覆盖于所述绝缘层和栅极结构上的字线。所述栅极结构两侧衬底中还形成有浅槽，所述衬底外延层还位于所述浅槽中。所述栅极结构包括依次位于衬底上的ONO复合层、栅极、包围所述ONO复合层和栅极侧墙，所述掺杂区两侧靠近衬底表面的区域还形成有轻掺杂区。与现有技术相比，本专利技术具有以下优点1.所述衬底外延层在不增大存储器尺寸的情况下，增大了掺杂区(位线)的面积， 从而减小了位线电阻。2.所述衬底外延层抬高了离子注入面，所述掺杂区的深度增大，而掺杂区在水平面内的尺寸变化较小，进而避免了穿通电压的产生。附图说明图1是现有技术NROM —实施例的示意图；图2是图1所述NROM —实施例沿剖线AA’的剖面示意图；图3是本专利技术存储器制造方法一实施方式的流程示意图；图4至图8是本专利技术存储器制造方法形成的存储器一实施例的侧面示意图；图9示出了本专利技术存储器一实施例的示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。为了解决
技术介绍
中所描述的问题，本专利技术的专利技术人提供了一种存储器的制造方法。参考图3，示出了本专利技术存储器制造方法一实施例的流程示意图，本实施例以NROM存储器为例，所述存储器制造方法包括以下步骤步骤Si，提供衬底，所述衬底上形成栅极结构；步骤S2，在所述栅极结构两侧的衬底上形成衬底外延层；步骤S3，对所述衬底外延层以及位于衬底外延层下的衬底进行掺杂，形成位线；步骤S4，在所述位线上形成绝缘层、在所述绝缘层和栅极结构上形成字线。下面结合附图对上述各步骤做进一步描述。参考图4至参考图8，示出了本专利技术存储器制造方法形成的存储器一实施例的示意图。参考图4，执行步骤Si,提供衬底100，具体地，所述衬底100可以是硅、锗或者绝缘体上硅(SiIicon-On-Insulator，S0I)，本实施例以P型掺杂的硅衬底为例。在衬底形成浅沟槽物理隔离和电学隔离，以及采用离子植入方法控制器件沟道的载流子分布。在所述衬底100上依次沉积氧化硅层、氮化硅层、氧化硅层、多晶硅层；在所述多晶硅层上形成硬掩模图形122，具体地，本实施例中，所述硬掩模图形 122的材料可以是为氮化硅。以所述硬掩模图形122为掩模蚀刻所述多晶硅层、氧化硅层、氮化硅层、氧化硅层直至露出衬底100，其中，氧化硅层、氮化硅层、氧化硅层构成ONO复合层105，所述多晶硅层形成栅极106。在形成栅极106和ONO复合层105之后，去除硬掩模图形122。较佳地，可以对ONO复合层105和栅极106露出的衬底100进行轻掺杂，形成轻掺杂区121。可选地，在形成轻掺杂区121之后，对所述轻掺杂区121进行退火，所述轻掺杂区 121的形成可提高器件的导电性，但是本专利技术对所述轻掺杂步骤不作限制。较佳地，在进行轻掺杂之前，所述制造方法还包括，对栅极106的表面进行氧化， 形成氧化硅层，所述氧化硅层为保护层，用于保护栅极106在掺杂过程以及后续过程中不会受到损伤。参考图5，继续执行步骤Si，形成保形覆盖所述栅极106、ONO复合层105和衬底 100的氮化硅层，通过蚀刻去除位于衬底100底部、栅极106表面上的氮化硅层，形成包围所述栅极106和ONO复合层105的侧墙123。在去除位于衬底100底部氮化硅层后，还可以进一步蚀刻掉IOnm-IOOnm的衬底材料，形成浅槽，后续可在浅槽中形成衬底外延层，以提高器件的性能。依次位于衬底上的ONO复合层105、栅极106、包围所述栅极106和ONO复合层105 的侧墙123构成栅极结构。其中，所述侧墙12本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：徐伟中，陈福刚，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：