一种电器掉电延时记忆电路，其与芯片连接，包括与芯片的AD口连接的第三电阻，所述第三电阻的另一端分别与第一二极管的阳极和第二电阻的一端连接，所述第二电阻的另一端与电源连接，所述第一二极管的阴极与第一电容的一端连接，所述第一电容的另一端接地，所述第一电容上并联有一第一电阻。本实用新型专利技术的有益效果：掉电后延时时间长、延时时间可控、成本低。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
一种电器掉电延时记忆电路
本技术涉及一种电器掉电延时记忆电路。
技术介绍
随着小家电智能化的发展，有多种功能自动完成。一般的模糊控制功能都是芯片根据时间，温度，功率等条件，判断下一步的动作。例如在自动功能进行时，电网有短时间的停电，芯片的Rest脚电压低于复位电压时，芯片复位，所有功能从头开始或进入待机状态， 无法完成相应的功能。传统的掉电保护是在芯片电源VCC上加大电容的容量，大容量的电容器，在电网短时间停电时，电容器内储存的电量，保持对芯片的供电。电容器一般可以延时10秒以内， 对电路的要求比较高，电容器容量增加，延时时间增加，但是成本也随之增加。传统方案中也有在检查到电网无电压时，在芯片内部设置一个标志位。再次上电时，芯片检测是否有掉电标志位，如果有，就接着掉电时的状态，进行下一步的动作。此方案虽不增加成本，但是无法判断掉电时间，如果掉电时间过长，再从中间开始工作时，已达不到预期的效果。
技术实现思路
本技术的目的在于解决现有掉电保护电路存在成本高、无法判断掉电时间的问题，提供了一种成本低、延时时间可控的电器掉电延时记忆电路。为达到专利技术目的本技术采用的技术方案是—种电器掉电延时记忆电路,其与芯片连接,其特征在于包括一端与芯片的AD 口连接的第三电阻，所述第三电阻的另一端分别连接第一二极管的阳极和第二电阻的一端，所述第二电阻的另一端与电源连接，所述第一二极管的阴极与第一电容的一端连接，所述第一电容的另一端接地，所述第一电容上并联有一第一电阻。进一步，所述第一电阻的阻值远大于第三电阻的阻值。本技术不是通过第一电容对芯片供电，而是通过第一电阻对第一电容的电量进行消耗，然后检测电位变化进而判断时间变化，所以对第一电容的容量无太大要求，故成本减少；其次本技术的技术方案可以判断出掉电时间，然后由芯片根据掉电时间判断是否继续加工，延时可控，在使用中更为方便、实用。附图说明图I是本技术的电路原理图。图2是本技术应用到电器中的程序处理流程图。具体实施方式下面结合具体实施例来对本技术进行进一步说明，但并不将本技术局限于这些具体实施方式。本领域技术人员应该认识到，本技术涵盖了权利要求书范围内所可能包括的所有备选方案、改进方案和等效方案。参见图1，一种电器掉电延时记忆电路，其与芯片连接，包括与芯片的AD 口连接的第三电阻R3，所述第三电阻R3的另一端分别与第一二极管Dl的阳极和第二电阻R2的一端连接，所述第二电阻R2的另一端与电源VDD连接，所述第一二极管Dl的阴极与第一电容 Cl的一端连接，所述第一电容Cl的另一端接地,所述第一电容Cl上并联有一第一电阻Rl。所述第一电阻Rl的阻值远大于第三电阻R3的阻值。本技术正常工作时，芯片的AD 口设为输出口，电流经第三电阻R3和第一二极管Dl给第一电容Cl充电。第三电阻R3选值较小，与第一电容Cl并连的第一电阻Rl阻值远大于第三电阻R3，是为了保证在很短时间内第一电容Cl被充满。当发生掉电时，芯片电源为零，单片机停止工作。第一电容Cl通过第一电阻Rl放电，由于第一二极管Dl的存在， 第一电容Cl的放电回路是唯一的。没有发生掉电情况时，AD脚一直保持高电位，掉电后， 第一电容Cl放电，电量逐渐被第一电阻Rl所消耗，AD脚的电位会比断电前降低，甚至放电完毕时变为O。其中放电时间T由第一电容Cl的容量和第一电阻Rl的电阻值决定共同决定，且其可以由芯片中记时电路加以记录，即根据电位变化计算出掉电时间。参见图2，当电网再次通电时，芯片先判断AD脚的电位，由记时电路根据电位的高低判断出掉电时间，如果掉电时间在程序预设的范围之内，则芯片判断不进行数据初始化， 机器将继续之前的加工。如果掉电时间超过程序预设的时间，即第一电容Cl内的电量通过第一电阻Rl的放电超过一定的时间，此时芯片判断进行数据初始化，不需要继续先前的加工程序。本技术提供技术方案不是通过第一电容对芯片供电，而是通过第一电阻对第一电容的电量进行消耗，然后检测电位变化进而判断时间变化，所以对第一电容的容量无太大要求，故成本减少；其次本技术提供的技术方案可以判断出掉电时间，然后由芯片根据掉电时间判断是否继续加工，延时可控，在使用中更为方便、实用。权利要求1.一种电器掉电延时记忆电路，其与芯片连接，其特征在于包括一端与芯片的AD 口连接的第三电阻，所述第三电阻的另一端分别连接第一二极管的阳极和第二电阻的一端， 所述第二电阻的另一端与电源连接，所述第一二极管的阴极与第一电容的一端连接，所述第一电容的另一端接地，所述第一电容上并联有一第一电阻。2.根据权利要求I所述的一种电器掉电延时记忆电路，其特征在于所述第一电阻的阻值远大于第三电阻的阻值。专利摘要一种电器掉电延时记忆电路，其与芯片连接，包括与芯片的AD口连接的第三电阻，所述第三电阻的另一端分别与第一二极管的阳极和第二电阻的一端连接，所述第二电阻的另一端与电源连接，所述第一二极管的阴极与第一电容的一端连接，所述第一电容的另一端接地，所述第一电容上并联有一第一电阻。本技术的有益效果掉电后延时时间长、延时时间可控、成本低。文档编号H03K17/24GK202309653SQ20112038822公开日2012年7月4日 申请日期2011年10月13日 优先权日2011年10月13日专利技术者代松, 曾彬, 蔡才德 申请人:浙江绍兴苏泊尔生活电器有限公司本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：蔡才德，曾彬，代松，
申请(专利权)人：浙江绍兴苏泊尔生活电器有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。