具有横向钉扎的非易失性存储器单元制造技术

一种用于例如STRAM单元的非易失性存储器单元的装置和关联方法。根据各个实施例，磁性自由层通过非磁性间隔层与反铁磁性层(AFM)横向隔开并通过磁性隧道结与合成反铁磁性层(SAF)中间地隔开。AFM通过与SAF的钉扎区接触来钉扎住SAF的磁化，所述SAF的钉扎区横向地延伸超过磁性隧道结。

【技术实现步骤摘要】
具有横向钉扎的非易失性存储器单元
技术实现思路
本专利技术的各个实施例一般涉及配置有横向磁化钉扎层的非易失性存储器单元。根据各个实施例，磁性自由层通过非磁性间隔层与反铁磁性层(AFM)横向隔开， 并通过磁性隧道结与合成反铁磁性层(SAF)中间地隔开。AFM通过与SAF的钉扎区接触来钉扎住SAF的磁化，所述SAF的钉扎区横向地延伸超过磁性隧道结。以本专利技术的各个实施例为表征的这些和其他特征和优点可考虑以下具体讨论和所附附图来理解。附图说明图1是根据本专利技术的各个实施例所构成和操作的示例性数据存储设备的概括功能示图。图2示出用于从图1的设备的存储器阵列读取数据和向其写入数据的电路。图3概括地示出一种可将数据写入存储器阵列的存储器单元的方式。图4概括地示出一种可从图3的存储器单元读取数据的方式。图5示出根据本专利技术的各个实施例所构成和操作的示例性存储器单元。图6示出根据本专利技术的各个实施例所构成和操作的示例性存储器单元的等距示图。图7显示存储器单元的示例性替换构造。图8显示根据本专利技术各种实施例进行的示例性单元制造例程的一种流程图和相应说明的磁性叠层。具体实施例方式本公开一般涉及非易失性存储器单元，诸如自旋矩随机存取存储器(STRAM)单元。固态非易失性存储器是在形状因数不断减小的情况下为了提供可靠的数据存储和更快的数据传输速率而正在开发的技术。然而，与固态单元关联的若干问题抑制了实际应用，例如大的切换电流、低的工作裕量以及导致低的总数据容量的低的面密度。在近期的尝试中， 高易失性通过降低单元的隧道磁阻(TMR)效应而进一步败坏了固态单元，这对应于降低的单元可读性和可写性。因此，具有由相对磁性自由层横向定位的反铁磁性层(AFM)磁性钉扎的合成反铁磁性(SAF)层的固态非易失性存储器单元降低了易失性，同时提高了可读性和可写性。AFM 相对于自由层的横向取向允许高温退火以增加单元的TMR，并且同时不会通过来自AFM的易失性原子扩散而增加易失性。AFM的这种横向结构也提供了较小的单元总厚度，该较小的单元总厚度能导致各数据存储设备中增加的存储容量。图1提供根据本专利技术的各种实施例来配置和操作的数据存储设备100的功能框图。该数据存储设备被构想成包括诸如PCMCIA卡或USB型的外部存储器件之类的便携式非易失性的存储设备。然而，应当理解，设备100的这些特性仅仅是出于说明具体实施例的目的，而非限于所要求保护的主题。设备100的最高层的控制由合适的控制器102进行，控制器102可以是可编程的或基于硬件的微控制器。控制器102经由控制器接口(I/F)电路104和主机I/F电路106 与主机设备通信。必要命令、编程、操作数据等的本地存储经由随机存取存储器(RAM)IOS 和只读存储器(ROM) 110提供。缓冲器112用来暂存来自主机设备的输入写数据并将待传输的数据回读给主机设备。在114示出包括大量存储器阵列116(标示为阵列0-N)的存储空间，尽管应当理解可根据需要使用单个阵列。每个阵列116包括一块选定存储容量的半导体存储器。控制器102和存储器空间114之间的通信是经由存储器(MEM)接口 118来协调的。根据需要， 实时差错检测和校正(EDC)编码和解码操作是藉由EDC块120在数据传输过程中执行的。尽管并非限制，但在一些实施例中，图1所示的各个电路被排列成单个芯片集，该单个芯片集在具有合适的封装、外壳和互连特征(出于清楚的目的而未单独示出)的一个或多个半导体管芯上形成。运作该设备的输入功率由合适的功率管理电路122处理并从例如电池、AC电源输入等适当源提供。功率也能例如通过使用USB式接口等从主机直接被提供给设备100。可使用任何数量的数据存储和传输协议，诸如逻辑块寻址(LBA)，由此数据被排列并存储在固定尺寸的块(诸如512个字节的用户数据加上ECC、备份、报头信息等的开销字节)中。根据LBA发布主机命令，并且设备100可进行相应LBA至PBA(物理块地址)的转换来标识并提供与拟存储或检索的数据相关联的位置。图2提供图1的存储器空间114的选择方面的一般表示。数据被存储为存储器单元124的行列布局，它们可由各行(字)和列(位)线访问。单元和其存取线的实际配置将取决于给定应用的要求。然而，一般而言，应当理解，各种控制线一般将包括选择性地启用和禁用对各个单元值相应的写入和读取的启用线。控制逻辑1 分别沿多线总线路径128、130和132接收和传输数据、寻址信息和控制/状态值.X和Y解码电路134、136提供适当的切换和其它工能以访问适当的单元124。 写电路138代表用以执行将数据写至单元124的写操作的电路元素，而读电路140相应地用以从单元1 获得读回数据。经传输的数据和其它值的局部缓存可经由一个或多个局部寄存器144提供。在这一点上，要理解图2的电路本质上仅是示例性的，并能取决于给定场合的需求根据需要容易地采用任何数量的替代性配置。数据大体如图3所示的那样被写至相应的存储器单元124。一般而言，写入电源 146施加必要的输入(例如以电流、电压、磁化等形式)以将存储器单元IM配置成期望的状态。可以理解，图3仅仅是位写入操作的代表性图示。可适当地操纵写入电源146、存储器单元IM和基准节点148的配置来允许向每个单元写入所选逻辑状态。如下面所解释的，在一些实施例中，存储器单元124采取经改型的STRAM配置，在此情况下，写入电源146被特征化为通过存储器单元IM连接到合适的基准节点148(诸如接地点)的电流驱动器。写入电源146提供一功率流，该功率流通过移动过存储器单元124 中的磁性材料而被自旋极化。经极化的自旋所导致的转动产生改变存储器单元1 的磁矩的扭矩。根据磁矩，单元IM可采取相对低电阻(RJ或相对高电阻(Rh)。虽然不是限制性的，示例性&值可在约100欧姆(Ω)范围中，而示例性&值可在约100ΚΩ范围中。这些值由各自的单元保留，直到该状态被后续写入操作改变。虽然不是限制性的，在本示例中打算用高电阻值(Rh)表示由单元1 存储逻辑1，而低电阻值( )表示存储逻辑0。由每个单元IM存储的逻辑位值可以例如图4所示的方式确定。读电源150将适当的输入(例如选定的读电压)施加于存储器单元124。流过单元124的读电流Ik的量将是单元电阻(分别为&或1^)的函数。跨存储器单元的电压降(电压Vk)是通过比较器 (感测放大器)154的正⑴输入端经由路径152测得的。从基准源156将合适基准(例如电压基准Vkef)提供给比较器154的负㈠输入端。可从各种实施例中选出基准电压Vkef，以使存储单元124两端的电压降Vsc在该单元的电阻被设为&时低于Vkef值，而在该单元的电阻被设为&时高于Vkef值。以此方式， 比较器154的输出电压电平将指示存储器单元124所存储的逻辑位值(0或1)。图5概括示出根据本专利技术的各个实施例的非易失性存储器叠层160。叠层160具有设置在磁性隧道结164、顶部电极166之间的磁性自由层162以及非磁性间隔层168。隧道结164以宽度170取向并附连于合成反铁磁性(SAF)层172的中间部分，该SAF层172 具有由接触相邻的底部电极176共享的宽度174。如图本文档来自技高网...

【技术保护点】

【技术特征摘要】
2010.12.20 US 12/973,5361.一种磁性叠层，包括通过非磁性间隔层与反铁磁性层(AFM)横向隔开以及通过磁性隧道结与合成反铁磁性层(SAF)中间隔开的磁性自由层，所述AFM通过与SAF的钉扎区接触来钉扎所述SAF的磁化，所述SAF的钉扎区横向地延伸过所述磁性隧道结。2.如权利要求1所述的磁性叠层，其特征在于，所述隧道磁阻效应通过在存在升高温度和面内磁场的情况下进行退火而增加。3.如权利要求1所述的磁性叠层，其特征在于，所述钉扎区抑制退火过程中易失性AFM 原子的扩散。4.如权利要求1所述的磁性叠层，其特征在于，所述自由层具有第一宽度，所述隧道结具有第二宽度，而所述SAF具有第三宽度，所述钉扎区由所述第三和第二宽度之差限定。5.如权利要求1所述的磁性叠层，其特征在于，钉扎区位于所述自由层的相对横向侧上。6.如权利要求1所述的磁性叠层，其特征在于，所述SAF是单个铁磁性层。7.如权利要求1所述的磁性叠层，其特征在于，所述AFM通过所述间隔层物理和磁性地与所述自由层和顶部电极分隔。8.如权利要求1所述的磁性叠层，其特征在于，所述AFM是锰化合物。9.如权利要求1所述的磁性叠层，其特征在于，所述锰化合物是IrMn。10.如权利要求1所述的磁性叠层，其特征在于，所述磁性叠层是非易失性的并通过自旋极化电流对所述自由层编程一逻辑状态。11.一种方法，包括提供磁性自由层，所述磁性自由层通过非磁性间隔层与反铁磁性层(AFM)横向隔开并通过磁性隧道结与合成反铁磁性层(SAF)中间地隔开；以及用AFM通过与SAF的钉扎区接触来钉扎住所述...

【专利技术属性】
技术研发人员：习海文，A·克利亚，B·李，P·J·瑞安，
申请(专利权)人：希捷科技有限公司，
类型：发明
国别省市：