三通道数字跟踪接收机制造技术

一种三通道数字跟踪接收机，包括高速AD采样模块和信号处理模块，信号处理模块由DSP芯片、FPGA、控制单元和驱动单元等组成。本装置可以完成对目标的自动检测并将跟踪测量目标对距离角误差的测量数据送出到数据处理，因其高速的AD采样可以提高目标距离检测的分辨率。本收机通过对雷达输入的三路中频信号进行处理实现对目标距离信息的提取和角误差的提取。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及针对雷达接收系统下来的三路中频信号进行采样及处理，特别用于单脉冲体制雷达系统中的三通道数字跟踪接收机。
技术介绍
随着电子芯片技术的飞速发展，高速、体积小和功耗低是其发展的主要方向。而雷达系统中传统的模拟接收机已不能满足现代应用，所以数字接收机已经取代了其位置，在整个雷达系统中起着至关重要的作用。
技术实现思路
为了解决现有技术中存在的问题，本技术提出一种三通道数字跟踪接收机， 其高速AD采样模块可以对目标进行高速采样提高目标距离分辨率，对目标进行求模、积累、MTD、恒虚警等处理可以提高发现目标的能力。具体技术方案如下一种三通道数字跟踪接收机，包括高速AD采样部分、信号处理部分和数据处理机；AD采样部分包括AD采样电路和I、Q解调电路；所述AD采样对雷达输入的三路中频信号进行采样，AD采样电路的输出端连接I、Q解调电路的输入端，I、Q解调电路输出六路I、 Q信号；所述信号处理部分包括信号处理模块包括DSP芯片、FPGA芯片、控制单元和驱动单元；对于DSP芯片DSP芯片与FPGA芯片连接通信，DSP芯片通过接口转换电路与数据处理机通信；DSP芯片连接有存储器；对于FPGA芯片FPGA芯片连接I、Q解调电路的输出端；FPGA芯片通过驱动单元连接控制单元；FPGA芯片通过接口转换电路与数据处理机通信；FPGA芯片连接有存储器。AD采样部分的工作原理是AD采样部分包括高速AD采样功能和数字I、Q解调功能；AD采样对雷达输入的三路中频信号进行高速采样，采样后的数字信号经过数字下变频将数字中频信号搬移至基带作IQ解调，这个工作和数字下变频同时完成，由数控本振分别输出正弦、余弦信号与数字中频信号分别混频得到IQ基带信号；最后信道滤波将基带信号以外的其它频率滤除，分别产生6路I、Q信号。AD采样部分实现的功能，在现有技术中均可以由成熟电路实现，在此被进一步加以限制。所述数据处理机是PC，PC对信号处理部分输出的信息进行处理和显示。与DSP芯片连接的接口转换电路包括RS232转换芯片和RS422转换芯片；与FPGA芯片连接的接口转换电路是USB转换芯片。所述采样模块包括耦合隔离电路、A/D变换器和时钟电路；所述耦合隔离电路的输入端作为本接收机的输入端，耦合隔离电路的输出端连接A/D变换器的输入端，A/D变换器的输出端连接I、Q解调电路的输入端；时钟电路为A/D变换器和数字信号处理电路提供时钟信号。A/D变换器的输入端连接有带通滤波器。所述FPGA芯片载有差分转换电路、求模电路、MTD、恒虚警处理电路、目标检测/判决电路和角误差测量电路；所述差分转换电路的输入端连接I、Q解调电路的输出端；差分转换电路的输出的信号依次经过求模电路、相参检测系统MTD、恒虚警处理电路和目标检测 /判决电路处理后，传给DSP芯片。所述目标检测/判决电路是滑窗检测器。本三通道数字跟踪接收机具有实时性高，结构灵活，通用性强，模块化设计，开发周期短，系统易于维护和扩展等优点。本技术在单目标雷达信号处理系统设计中，采用了一种FPGA+DSP的全数字信号处理方案，原理如下把数据量很大，处理速度要求较高，但运算结构相对比较简单的底层算法(如求模、CFAR、相参积累、滑窗检测、自动跟踪等)放在FPGA内由硬件实现；而将一些数据量较低，控制结构复杂的顶层算法(如距离计算、方位角计算、仰角计算)以及组件控制、通讯等功能由寻址方式灵活，接口丰富的DSP实现，这样既可满足实时性要求，又兼顾了系统的灵活性、可扩展性，降低了设计难度，极大减小了信号处理系统的体积和功耗。FPGA采用Altera公司StratixII系列高性能数字逻辑器件，求模、视频积累、 CFAR、滑窗检测、目标判别和角度计算等均在FPGA内部用硬件完成，检测到目标之后，由 DSP读入目标相关距离信息和角度信息送至数据处理机做进一步处理。雷达工作需要的定时信号重复频率脉冲、主脉冲、发射脉冲及消隐脉冲均由信号处理系统产生。附图说明图1三通道数字跟踪接收机原理组成图，图2三通道数字跟踪接收机恒虚警原理图，图3三通道数字跟踪接收机滑窗检测器原理图，图4三通道数字跟踪接收机信号处理流程图。具体实施方式以下结合附图与具体实施方式对本技术作进一步说明一种三通道数字跟踪接收机，包括高速AD采样部分、信号处理部分和数据处理机；AD采样部分包括AD采样电路和I、Q解调电路；所述AD采样对雷达输入的三路中频信号进行采样，AD采样电路的输出端连接I、Q解调电路的输入端，I、Q解调电路输出六路I、 Q信号；所述信号处理部分包括信号处理模块包括DSP芯片、FPGA芯片、控制单元和驱动单元；对于DSP芯片DSP芯片与FPGA芯片连接通信，DSP芯片通过接口转换电路与数据处理机通信；DSP芯片连接有存储器；对于FPGA芯片FPGA芯片连接I、Q解调电路的输出端；FPGA芯片通过驱动单元连接控制单元；FPGA芯片通过接口转换电路与数据处理机通信；FPGA芯片连接有存储器。所述数据处理机是PC，PC对信号处理部分输出的信息进行处理和显示。与DSP芯片连接的接口转换电路包括RS232转换芯片和RS422转换芯片；与FPGA芯片连接的接口转换电路是USB转换芯片。所述采样模块包括耦合隔离电路、A/D变换器和时钟电路；所述耦合隔离电路的输入端作为本接收机的输入端，耦合隔离电路的输出端连接A/D变换器的输入端，A/D变换器的输出端连接I、Q解调电路的输入端；时钟电路为A/D变换器和数字信号处理电路提供时钟信号。A/D变换器的输入端连接有带通滤波器。所述FPGA芯片载有差分转换电路、求模电路、MTD、恒虚警处理电路、目标检测/判决电路和角误差测量电路；所述差分转换电路的输入端连接I、Q解调电路的输出端；差分转换电路的输出的信号依次经过求模电路、相参检测系统MTD、恒虚警处理电路和目标检测/判决电路处理后，传给DSP芯片。所述目标检测/判决电路是滑窗检测器。1)对于雷达输入的三路中频信号进行高速AD采样，然后对信号进行I、Q解调，最终输出六路I、Q信号。高速大动态A/D必须做到低失真、大动态、低功耗。中频采样的性能除了与A/D本身的固有特性有关外，还与外围电路关系密切。中频采样模块由耦合隔离电路、A/D变换器、 时钟电路，数字信号处理电路等组成。这些器件及印制电路的排版、其他电路对它的影响等都会影响A/D转换、正交鉴相的性能。在A/D变换器之前的模拟输入加上一个带通滤波器， 用于滤除采样带宽以外的信号和噪声，以防止采样后频谱混叠。2)在每个脉冲重复周期内，对Is (i)和Qs⑴两路正交信号求模后得到A^ (i)； 其它两路得到Aa(i)、Ae(i)。再将结果依次送入恒虚警处理电路、目标检测、目标判决器后，判断出是否有目标存在，并在检测到目标时再测量目标距离及角误差。3)恒虚警(CRAF)目的是提供相对来说可以避免噪声背景杂波和干扰影响的检测阈值，使目标检测时具有恒定的虚警概率。也是雷达在复杂背景环境中保持恒定虚警概率， 实现自适应门限检测的有效手段，在背景噪声分布已知的情况下，本系统采用瑞利分布杂波门限恒虚警的方法实现。4)本系统采用滑窗检测器检测判决目标，首先用距离一维CFAR作为目标检测的第一门限Go，信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三通道数字跟踪接收机，其特征是包括高速AD采样部分、信号处理部分和数据处理机；AD采样部分包括AD采样电路和I、Q解调电路；所述AD采样对雷达输入的三路中频信号进行采样，AD采样电路的输出端连接I、Q解调电路的输入端，I、Q解调电路输出六路I、 Q信号；所述信号处理部分包括信号处理模块包括DSP芯片、FPGA芯片、控制单元和驱动单元；对于DSP芯片DSP芯片与FPGA芯片连接通信，DSP芯片通过接口转换电路与数据处理机通信；DSP芯片连接有存储器；对于FPGA芯片FPGA芯片连接I、Q解调电路的输出端；FPGA芯片通过驱动单元连接控制单元；FPGA芯片通过接口转换电路与数据处理机通信；FPGA芯片连接有存储器。2.根据权利要求1所述的三通道数字跟踪接收机，其特征是所述数据处理机是PC，PC 对信号处理部分输出的信息进行处理和显示。3.根据权利要求1所述的三通道数字跟踪接收机，其特征是与DSP芯片连接的接口转换电路包括RS232转换芯片和RS422转换...

【专利技术属性】
技术研发人员：房福松，张向东，帅国祥，
申请(专利权)人：南京鑫轩电子系统工程有限公司，
类型：实用新型
国别省市：