本发明专利技术涉及一种B类LXI总线任意波形发生器电路，包括B类LXI接口模块、任意波形发生器功能模块以及LED指示模块；B类LXI接口模块包括嵌入式处理器电路、IEEE?1588触发管理电路、FLASH存储电路、DDR动态存储电路以及LAN接口通信电路；任意波形发生器功能模块包括总线接口电路、SDRAM存储器电路、FPGA控制电路、时钟产生电路、DAC转换电路、滤波电路、直流偏置电路、衰减电路、高低增益电路和校准电路，总线接口电路的一端与B类LXI接口模块相互连接，本发明专利技术基于LXI总线标准，提供了一种B类LXI任意波形发生器。
【技术实现步骤摘要】
本专利技术涉及一种B类LXI总线任意波形发生器电路。
技术介绍
Agilent和VXI ^Technology公司于2004年提出了一种新的仪器总线-LXI (LAN extensions for Instrumentation) 0 LXI仪器无须专门的背板总线机箱和零槽控制器，直接利用通用PC的标准LAN接口，很大程度上降低了开发和应用成本。而LAN又是业界最稳定和生命周期最长并且还在不断发展的开放式工业标准，各厂商很容易将现有的仪器产品移植到LAN平台上来，这些都为组建更大范围的分布式自动测控系统提供了方便。同时 LXI总线标准定义了基于IEEE1588的精密时间同步功能，在测试测量领域第一次引入了基于时间触发的概念，很容易构建实时测试系统。随着测试测量技术的发展，信号测试中对测试所需的激励源要求也越来越高。一方面要求信号源能产生复杂信号波形，另一方面要求信号的带宽要足够大。在这种情况下， 现有的信号源大都满足不了这种需求。特别是在分布式测控系统中，要求测试仪器具有远距离程控功能，现有的总线如GPIB、PCI/PXI等都无法很好的满足要求，LXI总线的任意波形发生器系统的解决了标准波及任意波形产生、信号带宽高、易于组建分布式测控系统等问题。该LXI总线的B类仪器所具有的IEEE 1588精密时间同步协议，实现了仪器在纳秒级的远程触发同步功能，能够在ATS(Automatic Test System)中发挥重要作用。
技术实现思路
基于LXI总线标准，本专利技术提供了一种B类LXI任意波形发生器。本专利技术的技术解决方案B类LXI任意波形发生器，其特殊之处在于包括B类LXI接口模块、任意波形发生器功能模块以及LED指示模块；所述B类LXI接口模块包括嵌入式处理器电路、IEEE 1588触发管理电路、FLASH 存储电路、DDR动态存储电路以及LAN接口通信电路；嵌入式处理器电路是用于提供与控制计算机通讯的网络接口，实现程序存储和处理相关的LXI总线协议；IEEE 1588触发管理电路用于处理1588协议，管理1588相关触发和提取时间戳；FLASH存储电路用于存储系统数据和应用程序；DDR动态存储电路用于动态存储过程数据，为应用程序的读取、执行提供缓冲；LAN接口通信电路提供与控制计算机通讯的硬件通路；任意波形发生器功能模块包括总线接口电路、SDRAM存储器电路、FPGA控制电路、 时钟产生电路、DAC转换电路、滤波电路、直流偏置电路、衰减电路、高低增益电路和校准电路，所述总线接口电路的一端与B类LXI接口模块相互连接，所述总线接口电路的另一端与DAC转换电路相互连接，所述DAC转换电路输出给滤波电路，所述滤波电路输出给高低增益电路，所述高低增益电路输出给衰减电路，所述衰减电路输出给直流偏置电路，所述直流偏执电路输出给DAC转换电路，所述FPGA控制电路与DAC转换电路、滤波电路、SDRAM存储器电路以及校准电路相互连接，所述校准电路与衰减电路相互连接。上述嵌入式处理器电路包括PowerPC处理器(Ul)，所述PowerPC处理器(Ul)包括内部总线接口(UlA)、DDR SDRAM控制器接口(UlB)、本地总线接口(UlC)、网络MAC接口 (U1G)、主时钟和IO 口 (UlD)，所述内部总线接口 (UlA)与PCI接口 (2)通信连接，所述DDR SDRAM控制器接口(UlB)为DDR动态存储电路提供地址、数据和控制链路；所述本地总线接口(UlC)为FLASH存储电路提供接口，所述网络MAC接口(UlG)提供两路自适应网络通路， 第一路与LAN接口通信电路相连、第二路用于向IEEE 1588触发管理电路提供IEEE 1588 协议的PPS时钟和I/O端口 ；所述主时钟和IO 口(UlD)中主时钟用于为PowerPC处理器的时钟输入，IO 口用于向IEEE 1588触发管理电路提供触发通路以及向LED指示模块提供控制端口。上述B类LXI接口模块还包括用于实现GPIB/USB硬件通路的GPIB/USB接口电路， 本地总线接口(UlC)还为GPIB接口电路提供接口，所述GPIB/USB接口电路与本地总线接口 (UlC)连接。上述IEEE 1588触发管理电路包括可编程逻辑器件FPGA (U20)，所述可编程逻辑器件FPGA(U20)的LLD W:7]数据线与PowerPC处理器(Ul)的本地总线电路连接；所述可编程逻辑器件FPGA(U20)的F1588_I0与PowerPC处理器(Ul)的IEEE1588 1/0端口连接； 可编程逻辑器件FPGA (U20)输出端与LAN接口电路的PPS秒脉冲F1588_CLK0UT管脚连接。上述FLASH存储电路包括用于完成程序及数据存储的32MB的NOR FLASH芯片 (TO)、第一地址锁存器芯片(U4)、第二地址锁存器芯片(U5)以及用于数据缓冲的门电路 (U7)，所述第一地址锁存器芯片(U4)、第二地址锁存器芯片⑴5)、门电路(U7)依次串联，形成缓冲电路，所述32MB的NOR FLASH芯片(U6)通过缓冲电路与PowerPC处理器的本地总线接口(UlC)电路连接；所述DDR动态存储电路包括两个并联的第一 DDR SDRAM存储芯片(U2)第二 DDR SDRAM存储芯片(U3)，所述第一 DDR SDRAM存储芯片(U2)和第二 DDR SDRAM存储芯片(U3) 均与DDR SDRAM控制器接口(UlB)连接；所述LAN接口通信电路包括网络PHY芯片(U12)、反相器(U13)、压控振荡器(Y2) 以及Π型低通滤波器，所述放大器(U13)的输入端接收可编程逻辑器件FPGA (U20)的PWM 脉宽调制后信号(CP_0UT)，所述放大器(U13)的输出端输出PWM脉宽调制后信号(CP_0UT) 的反向信号给Π型低通滤波器的输入端，所述Π型低通滤波器的输出端与压控振荡器(Υ2) 控制端连接，所述压控振荡器m的输出端与网络PHY芯片(U12)连接。LED指示模块包括驱动电路⑴50)、第一共阴极三色发光二极管(Dl)、第二共阴极三色发光二极管(拟)和第三共阴极三色发光二极管(D3)，所述第一共阴极三色发光二极管01)与驱动电路(Ul)连接，所述第二共阴极三色发光二极管(拟)和第三共阴极三色发光二极管(D3)与PowerPC处理器的主时钟和10 口(UlD)的10 口连接。上述LAN接口通信电路包括网络PHY芯片(U12)、反相器(U13)、压控振荡器(Y2)以及Π型低通滤波器，所述放大器U13的输入端接收可编程逻辑器件FPGA (U20)的PWM脉宽调制后信号(CP_0UT)后，通过反相器(U13)输出CP_0UT的反向信号，Π型低通滤波器的输入端接CP_OUT的反向信号，π型低通滤波器的输出端送入压控振荡器m控制端，所述压控振荡器m的输出端与网络PHY芯片(U12)连接；上述GPIB/USB接口电路包括G PIB接口芯片(UlO) ,USB接口芯片(U29)，GPIB接口芯片(UlO)与本地总线接口(UlC)相连，USB接口芯片(似9)与PowerPC处理器的本地总线接口(UlC)相连。上述DDR SDRAM控制器接口(UlB)和DDR动态存储电路连接本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：郭恩全，刘学钢，孙金宝，冯平，高永福，梁辉，
申请(专利权)人：陕西海泰电子有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。