基于锁步同步的双模冗余系统及其实现方法技术方案

本发明专利技术公开一种基于锁步同步的双模冗余系统及其实现方法，该系统至少包含第一系统及第二系统，该第一系统包含计算单元核、互连模块、外设桥、I/O设备、检查控制单元、存储器控制器及存储器，该第二系统包含该计算单元核，同时，该第二系统至少还包含该外设桥、该I/O设备、该存储器控制器、该存储器其中之一以及该检查控制单元与该互连模块，其中，两个检查控制单元与两互连模块均相连，以同时接收两个计算单元核的访问信号进行对比，实现故障检测，本发明专利技术通过复制模块的增加，增大了单点故障的检测率和修复率，提高了系统整体可靠性，避免了单点失效引起的系统故障。

【技术实现步骤摘要】

本专利技术涉及安全控制领域，特别是涉及一种。
技术介绍
在一些重要的安全行业领域，往往对于系统的可靠性有着极高的要求。双模锁步冗余容错系统通过对核进行复制，采用锁步同步方式运行，将其输出结果进行对比，可以发现系统运行中的故障，较好的满足了系统可靠性的要求，在工业领域有着强烈的应用需求。在双模冗余系统中，双模备份的两个计算单元核在相同的时刻执行同一动作，该现象称为锁步同步。然而，目前常见的的锁步同步的双模冗余控制系统只是对CPU进行冗余设计，即，其中一个CPU为主CPU，进行系统控制和计算，另一个CPU是从CPU，仅用于将计算结果与主CPU进行对比，不执行控制功能，且仲裁控制模块单一。由于在这种双模冗余控制系统的架构中，其他模块并未考虑冗余设计，若这些部件出现故障，则系统将没有冗余备份。这样，当这些部件出现单点故障时，系统将输出错误而产生故障，导致系统无法正常运行。因此，传统的锁步双模冗余系统的主要缺点是不能检测到除核之外的其他单点故障引起的系统故障，系统总体可靠性不高；此外，对于系统的检查单元亦没有采用冗余结构，同样，出现故障则整个系统出现不可恢复故障。综上所述，可知先前技术之锁步双模冗余系统存在无法检测除核之外的其他单点故障导致系统总体可靠性不高且出现故障时整个系统出现不可恢复故障的问题，因此实有必要提出改进的技术手段，来解决此一问题。
技术实现思路
为克服上述现有技术存在的不足，本专利技术的主要目的在于提供一种，解决了双模锁步系统中可靠性低的问题。为达上述及其它目的，本专利技术提供一种基于锁步同步的双模冗余系统，至少包含第一系统及第二系统，该第一系统包含计算单元核、互连模块、外设桥、I/O设备、检查控制单元、存储器控制器及存储器，该第二系统包含该计算单元核，同时，该第二系统至少还包含该外设桥、该I/O设备、该存储器控制器、该存储器其中之一以及该检查控制单元与该互连模块，其中，两个检查控制单元与两互连模块均相连，以同时接收两个计算单元核的访问信号进行对比，实现故障检测。进一步地，该第二系统还包括该外设桥、该I/O设备、该存储器控制器、该存储器、 该检查控制单元与该互连模块，两个计算单元核分别通过两互连模块、两检查控制单元与两存储器及两I/O设备相连，其中，两I/O设备分别通过两外设桥与两控制单元进行连接， 两存储器分别通过两存储器控制器与两控制单元连接。进一步地，每个检查控制单元至少包括缓冲器、同步对比器及执行器，其中，该缓冲器负责暂时存储来自该第一系统和该第二系统经过互连模块传送来的访问数据、地址和控制信号；该同步对比器负责将两个缓冲器中的数据进行对比；该执行器负责错误检测。进一步地，若比较结果相同，则该执行器将任意一个系统的访问输出，同时将另一系统的访问数据、地址和控制信息删除；若比较结果不一致，则根据来自系统中所保持的工作状态信息，预先保留来自可靠性高的系统的访问，将来自剩下的系统的访问作为故障系统进行删除。进一步地，若由于访问结果不相同而发生删除发生故障无法返回对系统响应时， 该系统将通过一中断控制器在一定时间内发起异常中断响应。为达上述及其他目的，本专利技术还提供一种基于锁步同步的双模冗余系统的实现方法，包括如下步骤系统初始化，第一系统与第二系统均进行自检；从存储器中调用应用软件，以锁步模式运行；当来自一系统的访问数据包到达检查控制单元时，将该访问数据包均存储于两检查控制单元的缓冲器中；判断另一系统所对应的访问数据包是否到达；若另一系统所对应的访问数据包已到达，则在同步比较器中进行两系统之访问数据包的对比；根据对比结果，执行器删除冗余数据包，并将另一数据包输出。进一步地，若两个数据包相同，则该执行器将来自任一系统的访问数据包作为冗余访问删除，将另一数据包的访问输出；若两个访问数据包不相同，则根据系统工作信息将可靠性高的系统的访问数据包保留输出，将另一系统的数据包删除。进一步地，当该执行器将正确数据包输出后，访问的设备对比做出响应，并经过两检查控制单元将访问相应送至两个系统。进一步地，该判断另一系统所对应的访问数据包是否到达之步骤通过一看门狗进行计时判断。进一步地，若定时已到，同步访问所对应的同步数据包超时，则不执行访问数据包的对比，直接进行删除冗余数据包的步骤。与现有技术相比，本专利技术一种通过复制模块的增加，增大了单点故障的检测率和修复率，提高了系统整体可靠性，避免了单点失效引起的系统故障。附图说明图1为本专利技术一种基于锁步同步的双模冗余系统之系统架构图2为图1中检查控制单元15的结构示意图3为本专利技术一种基于锁步同步的双模冗余系统实现方法的步骤流程图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图1为本专利技术一种基于锁步同步的双模冗余系统之系统架构图。如图1所示，本专利技术一种基于锁步同步的双模冗余系统，包括第一系统10及第二系统20，其中每个系统均包括计算单元核11、互连模块12 (Crossbar，交叉开关矩阵或纵横式交换矩阵)、外设桥13、 I/O设备14、同时接收两个计算单元核11访问信号的检查控制单元15、存储器控制器16以及存储器17。计算单元核11通过互连模块crossbar 12与存储器17和I/O设备14相连，在此连接过程中，加入了检查控制单元15，检查控制单元15同时接收两个系统从crossbar传来的访问信号，用以对比，实现故障检测。I/O设备14需要通过外设桥13与高速的互联模块 12进行连接。第一系统10和第二系统20同一时刻锁步运行，当检测到故障而停掉其中一个系统时，另外一个系统不受影响仍然继续工作。此外，由于处于锁步同步状态中，对于两个系统均对相同I/O设备14和存储器17进行访问的请求，作为统一的访问请求，在此需要将来自对应I/O设备14和存储器17的单一访问应答返回到两个系统中。图2为图1中检查控制单元15的结构示意图。在此，为了简略，只画出了跟检查控制单元15直接相关的部件。在功能上，该检查控制单元15负责信号的接收检查与对比， 并对系统容错进行处理，其主要包括缓冲器151、同步对比器152和执行器153。其中缓冲器151负责暂时存储来自第一系统10和第二系统20经过互连模块 crossbarl2传送来的访问数据、地址和控制信号，缓冲器151分2个，分别负责存储第一系统10和第二系统20的信号；同步对比器152负责将两个缓冲器中相应的数据、地址和控制信号进行对比；执行器153则负责错误检测。如果访问结果相同，则执行器153将任意一个系统的访问输出，同时，将另一系统的访问数据、地址和控制信息删除；若比较结果不一致，则根据来自系统中所保持的工作状态信息，预先保留来自可靠性高的系统的访问，将来自剩下的系统的访问作为故障系统进行删除。较佳的，在由于访问结果不相同而删除访问或者I/O设备14发生故障而无法返回对系统响应的情况下，本专利技术将通过一中断控制器根据其定时功能在一定时间内发起异常中断响应。图3为本专利技术一种基于锁步同步的双模冗余系统实现方法的步骤流程本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：张伟，蒋江，刘婷，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：