一种存储芯片的读写系统和方法技术方案

本发明专利技术提供了一种存储芯片的读写系统和方法，其中的读写系统具体包括：至少两套模块资源，其中的每套模块资源用于协助读操作或者写操作的执行；读操作响应装置，用于在接收到针对所述存储芯片中簇的读操作信号时，判断该簇的接口是否被写操作占用，若是，则不响应所述读操作信号，否则，响应所述读操作信号；写装置，用于在针对某簇的写操作信号得到响应时，应用一套模块资源针对该簇进行写操作；及读装置，用于在针对某簇的读操作信号得到响应时，应用一套模块资源针对该簇进行读操作。本发明专利技术能够在执行Write操作的同时执行Read操作，不仅能够保证Write操作的性能，而且还能够提高Read操作的速度。

【技术实现步骤摘要】

本专利技术涉及存储芯片
，特别是涉及。
技术介绍
目前，随着手机多媒体应用日渐增多的趋势，内存容量多寡已成为下一代手机能否添增各项多媒体功能的关键因素之一。常见的手机内存主要包含NOR Flash(或非闪存)、NAND Flash(与非闪存)、Low Power SRAM(低功耗随机存储器)及I^seudo SRAM(虚拟静态随机存取记忆体)等。然而，由于手机轻薄短小的趋势，内存芯片在系统产品中能用的空间愈来愈小，故将手机内存NOR Flash、NAND Flash、Low Power SRAM及Pseudo SRAM 堆栈封装成一颗的多芯片封装(MCP，Multi-Chip Packaging)技术很普遍地应用在手机上， 以节省空间达到轻薄短小的目的。在MCP芯片的内部，数据通常以位(bit)为单位写入一张大的矩阵中，每个写入单元被称为cell，只要指定一个行(Row)，再指定一个列(Column)，就可以准确地定位到某个 cell，这就是MCP芯片寻址的基本原理，而这张大的矩阵被称为簇(Bank)。通常的MCP芯片为双簇(Bank)或多簇结构，由于每个Bank的地址线是通用的，所以，在芯片寻址时还需要 Bank编号，例如，对于4簇结构的MCP其Bank编号则为BankO Bank3。一个Bank可接受外部的各种操作，如读(Write)操作、写(Read)操作等，其中，所述^^切操作又可以进一步包括编程(Program)操作和/或擦除(erase)操作。由于feite操作和Read操作的执行，都需要用到芯片中的一些模块资源，如检测放大器(SA，SenSe Amplifier)、数据通路和电压开关等；如果两个操作同时进行，则会带来模块资源的竞争；因此，通常的MCP芯片在同一时刻只能支持一种操作。但是，由于feite操作都是速度很慢的操作，例如Program操作、Erase操作的执行时间分别大概为5us、700ms。这样，在feite操作的执行过程中，如果需要进行Read操作， 则可能存在如下解决方案方案一、等该Write操作结束；但是依据Write操作的执行时间，这是不能接受的；方案二、将该Write操作暂停(suspend)，这样会带来两个后果一方面从发送 suspend指令，到芯片内部真正切换到suspend状态，需要大概20us的时间，所述切换时间也会大大降低芯片的读写性能；另一方面，如果在该Write操作的过程中频繁进行 suspend,则该feite操作的性能也会大大地降低。总之，需要本领域技术人员迫切解决的一个技术问题就是如何能够提高上述情形下的芯片读写性能。
技术实现思路
本专利技术所要解决的技术问题是提供，能够在执行 Write操作的同时执行Read操作，不仅能够保证Write操作的性能，而且还能够提高Read操作的速度。为了解决上述问题，本专利技术公开了一种存储芯片的读写系统，包括至少两套模块资源，其中的每套模块资源用于协助读操作或者写操作的执行；读操作响应装置，用于在接收到针对所述存储芯片中簇的读操作信号时，判断该簇的接口是否被写操作占用，若是，则不响应所述读操作信号，否则，响应所述读操作信号；写装置，用于在针对某簇的写操作信号得到响应时，应用一套模块资源针对该簇进行写操作；及读装置，用于在针对某簇的读操作信号得到响应时，应用一套模块资源针对该簇进行读操作。优选的，所述读操作响应装置包括状态机，位于该存储芯片内部，用于接收操作指令，并根据其中的写操作指令，更新相应簇的写操作状态；地址译码模块，用于依据簇的当前写操作状态，对该簇的地址进行译码得到相应的写选通信号；及多个接口模块，数量与该存储芯片内部的簇一一对应，包括操作选通单元，用于根据所述写选通信号，选通针对相应簇的读操作信号或写操作信号；及高压选通单元，用于根据所述写选通信号，选通针对相应簇的读操作高电压或写操作高电压；所述写装置，具体用于在选通针对某簇的写操作信号，以及，选通针对某簇的写操作高电压时，应用一套模块资源针对该簇进行写操作；及所述读装置，具体用于在选通针对某簇的读操作信号，以及，选通针对某簇的读操作高电压时，应用一套模块资源针对该簇进行读操作。优选的，所述状态机，具体用于判断某簇是否接受写操作，若是，则更新该簇的写操作状态为忙碌状态，否则，更新该簇的写操作状态为闲置状态；所述地址译码模块，具体用于判断簇的写操作状态，若为忙碌，则对该簇的地址进行译码得到所述写选通信号有效，否则，对该簇的地址进行译码得到所述写选通信号无效；所述操作选通单元，具体用于在所述写选通信号为有效时，选通写操作信号，以及，在所述写选通信号为无效时，选通读操作信号；所述高压选通单元，具体用于在所述写选通信号为有效时，选通写操作高电压，以及，在所述写选通信号为无效时，选通读操作高电压。优选的，针对所述写装置和所述读装置，在二者的工作时间存在重合且针对不同的簇进行操作时，二者应用不同的模块资源。优选的，所述系统还包括判断装置，用于依据所有簇的写选通信号，比较当前写操作和当前读操作的地址， 若二者处于同一簇，则输出无效的控制开关信号，否则，输出有效的控制开关信号；第一三态总线驱动器，用于在所述控制开关信号为无效时，断开该存储芯片内部与读总线之间的逻辑连接，以及，在所述控制开关信号为有效时，接通该存储芯片内部与读总线之间的逻辑连接。优选的，所述第一三态总线驱动器，具体用于在该存储芯片内部与读总线之间的逻辑连接接通时，将所述读装置读出的数据推到读总线。优选的，所述系统还包括第二三态总线驱动器，用于在所述控制开关信号为无效时，接通所述状态机与读总线之间的逻辑连接，同时将所述状态机的当前状态推到所述读总线。优选的，所述每套模块资源位于该存储芯片内部，或者，位于簇内部。优选的，所述每套模块资源包括译码模块、电压传输模块、读出放大模块和控制电路。另一方面，本专利技术还公开了一种存储芯片的读写方法，包括在接收到针对所述存储芯片中簇的读操作信号时，判断该簇的接口是否被写操作占用，若是，则不响应所述读操作信号，否则，响应所述读操作信号；在针对某簇的写操作信号得到响应时，应用所述存储芯片中的一套模块资源针对该簇进行写操作，其中，所述存储芯片包括至少两套模块资源，其中的每套模块资源用于协助读操作或者写操作的执行；在针对某簇的读操作信号得到响应时，应用所述存储芯片中的一套模块资源针对该簇进行读操作。优选的，所述判断该簇的接口是否被写操作占用的步骤，包括接收操作指令，并根据其中的写操作指令，更新相应簇的写操作状态；依据簇的当前写操作状态，对该簇的地址进行译码得到相应的写选通信号；根据所述写选通信号，选通针对相应簇的读操作信号或写操作信号；根据所述写选通信号，选通针对相应簇的读操作高电压或写操作高电压；所述写操作为，在选通针对某簇的写操作信号，以及，选通针对某簇的写操作高电压时，应用其中的所述一套模块资源针对该簇进行写操作；所述读操作为，在选通针对某簇的读操作信号，以及，选通针对某簇的读操作高电压时，应用所述一套模块资源针对该簇进行读操作。优选的，所述更新相应簇的写操作状态的步骤为，判断某簇是否接受写操作，若是，则更新该簇的写操作状态为忙碌状态，否则，更新该簇的写操作状态为闲本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：苏志强，舒清明，朱一明，
申请(专利权)人：北京兆易创新科技有限公司，
类型：发明
国别省市：