本发明专利技术提供一种端子数少的测试模式设定电路。该测试模式设定电路构成为：在控制半导体装置的测试模式的测试端子上，设置有低阈值电压的检测器和高阈值电压的检测器，通过低阈值电压的检测器来解除逻辑电路的复位，通过高阈值电压的检测器对测试模式进行切换控制。因此，测试端子、复位端子和测试模式控制端子是共用的，能够大幅减少端子数。
【技术实现步骤摘要】
本专利技术涉及在半导体装置的测试模式时设定多个模式的测试模式设定电路。
技术介绍
对以往的测试模式设定电路进行说明。图9是表示以往的测试模式设定电路的图。这里，除了被输入测试信号TEST的测试端子以外，都是在通常状态下使用的端子。当将测试信号TEST控制为高电平时，半导体装置从通常模式转移到测试模式。之后，输入信号INPUT 1 INPUT 3分别被输入到锁存器31 33。输入信号INPUT 1 INPUT 3是用于设定测试模式时的多个模式的信号。这里，当复位信号RESET成为高电平时，锁存器31 33被解除复位，锁存器31 33进行锁存动作。也就是说，锁存器31 33分别对输入信号INPUT 1 INPUT 3进行锁存而输出。基于3比特的锁存器31 33的输出信号， 解码器34输出7比特的测试模式信号TM 1 TM 7。另外，当锁存器31 33的输出信号都是低电平时，测试模式信号TM 1 TM 7也都被控制为低电平(例如，参照专利文献1)。如上所述，以往的测试模式设定电路将通常状态下使用的复位端子和输入端子统一起来而使用，从而不需要测试用的端子，因此能够降低制造成本。专利文献1日本特开2003-185706号公报但是，在以往的测试模式设定电路中，为了设定测试模式，需要测试端子、复位端子以及多个输入端子。对于一些半导体装置而言，有时在通常状态下所需的端子数并没有那么多。例如是具有电源端子、输入端子、输出端子的4端子半导体装置等。对于这样的半导体装置而言，如果利用以往的测试模式设定电路，则端子数不足，因此为了设定测试模式而需要增加端子。
技术实现思路
本专利技术正是鉴于上述问题而完成的，提供一种端子数少的测试模式设定电路。本专利技术为了解决上述问题而提供一种测试模式设定电路，其控制半导体装置的测试模式，其特征在于，该测试模式设定电路具有具有第1阈值电压的第1检测器，其输入端子与测试端子连接；具有第2阈值电压的第2检测器，其输入端子与所述测试端子连接；以及逻辑电路，其第1输入端子与所述第1检测器的输出端子连接，第2输入端子与所述第2 检测器的输出端子连接，该逻辑电路根据所述第1检测器及第2检测器的输出信号，控制所述半导体装置的测试模式，在所述测试端子的电压从第1电源的电压超过所述第1检测器的第1阈值电压时，所述逻辑电路被解除复位，将所述半导体装置设定为测试模式，在所述半导体装置处于测试模式时，当所述测试端子的电压超过所述第2检测器的第2阈值电压时，所述逻辑电路对所述测试模式的模式设定进行切换控制。根据本专利技术的测试模式设定电路，在控制半导体装置的测试模式的测试端子上， 设置有低阈值电压的检测器和高阈值电压的检测器，通过低阈值电压的检测器来解除逻辑电路的复位，通过高阈值电压的检测器对测试模式进行切换控制，因此，测试端子、复位端子和测试模式控制端子是共用的，能够大幅减少端子数。附图说明图1是表示第1实施方式的测试模式设定电路的电路图。图2是表示第1实施方式的测试模式设定电路的各节点的电压的时序图。图3是表示第2实施方式的测试模式设定电路的电路图。图4是表示第2实施方式的测试模式设定电路的各节点的电压的时序图。图5是表示第3实施方式的测试模式设定电路的电路图。图6是表示第3实施方式的测试模式设定电路的各节点的电压的时序图。图7是表示第4实施方式的测试模式设定电路的电路图。图8是表示第4实施方式的测试模式设定电路的各节点的电压的时序图。图9是表示以往的测试模式设定电路的电路图。符号说明11、21 高阈值反相器；12、22 低阈值反相器；14、24 逻辑电路；16、26、31、32、33 锁存器；23 计数器；34 解码器。具体实施例方式以下，参照附图来说明本专利技术的实施方式。<第1实施方式>图1是表示第1实施方式的测试模式设定电路的电路图。第1实施方式的测试模式设定电路具有高阈值反相器11、低阈值反相器12、逻辑电路14、测试端子以及第1 第3输出端子。高阈值反相器11的输入端子与测试模式设定电路的测试端子连接，输出端子与逻辑电路14的第1输入端子连接。低阈值反相器12的输入端子与测试模式设定电路的测试端子连接，输出端子与逻辑电路14的复位端子连接。逻辑电路14的第1 第3输出端子分别与测试模式设定电路的第1 第3输出端子连接。这里，在半导体装置以通常模式工作时，通向测试端子的测试信号T被控制为比低阈值电压VthL低的电压。在半导体装置在测试模式中设定模式时，测试信号T的振幅被控制在电源电压VDD、与高阈值电压VthH和低阈值电压VthL之间的电压之间。高阈值反相器11具有高阈值电压VthH。低阈值反相器12具有比高阈值电压VthH低的低阈值电压 VthL0逻辑电路14根据信号Bl及复位信号RST来设定半导体装置的模式。接着，对测试模式设定电路的动作进行说明。图2是表示第1实施方式的测试模式设定电路的各节点的电压的时序图。这里，设高电平的信号为“1”、低电平的信号为“0”。测试信号T被输入到测试模式设定电路的测试端子。在半导体装置以通常模式工作时，测试信号T被控制为比低阈值反相器12的低阈值电压VthL低的电压。在半导体装置以测试模式工作时，测试信号T的振幅被控制在电源电压VDD与中间电压(VDD/2)之间。[通常模式时的动作]测试信号T被控制为比低阈值电压VthL低的电压。由此， 通过高阈值反相器11，信号Bl成为高电平，通过低阈值反相器12，复位信号RST也成为高电平。这里，在(复位信号RST) = ( “1”)时，逻辑电路14以(信号VI、信号V2、信号V3) =(“0”、“0”、“1”)的方式工作。通过低电平的信号Vl V2以及高电平的信号V3，半导体装置以通常模式工作。[测试模式时的动作]当测试信号T变为比低阈值电压VthL高时，复位信号RST 下降，半导体装置从通常模式转移到测试模式。当测试信号T变为比高阈值反相器11的高阈值电压VthH高时，信号Bl成为低电平。当测试信号T变为比高阈值电压VthH低时，信号Bl成为高电平。这里，在(信号Bi、复位信号RST) = ( “0”、“0”)时，逻辑电路14以 (信号VI、信号V2、信号V3) = ( “1”、“0”、“0”)的方式工作。通过高电平的信号Vl及低电平的信号V2 V3，将半导体装置设定为以模式1的测试模式工作。此时，例如对半导体装置的外部连接端子的电压进行测试。另外，在(信号Bi、复位信号RST) = ( “1”、“0”)时，逻辑电路14以(信号VI、 信号V2、信号V3) = ( “0”、“1”、“0”)的方式工作。通过低电平的信号VI、高电平的信号 V2和低电平的信号V3，将半导体装置设定为以模式2的测试模式工作。在测试模式时的工作中，模式1 2被交替重复设定。例如，设半导体装置是对从外部施加的施加电压与设定电压进行比较，并根据比较结果使输出电压反转的检测器IC。 这里，将设定电压控制为逐渐变高，在测试模式时的第3次的模式1中，将设定电压被控制为成为施加电压。此时，如果检测器IC的输出电压反转，则判断为检测器IC的工作正常。根据如上所述的第1实施方式的测试模式设定电路，在半导体装置以通常模式工作时，通向测试端子的测试信号T被控制为本文档来自技高网...
【技术保护点】
【技术特征摘要】
2010.11.24 JP 2010-2617191.一种测试模式设定电路，其控制半导体装置的测试模式，其特征在于，该测试模式设定电路具有具有第1阈值电压的第1检测器，其输入端子与测试端子连接； 具有第2阈值电压的第2检测器，其输入端子与所述测试端子连接；以及逻辑电路，其第1输入端子与所述第1检测器的输出端子连接，第2输入端子与所述第 2检测器的输出端子连接，该逻辑电路根据所述第1检测器及第2检测器的输出信号，控制所述半导体装置的测试模式，在所述测试端子的电压从第1电源的电压超过所述第1检测器的第1阈值电压时，所述逻辑电路被解除复位，将所述半导体装置设定为测试模式，在所述半导体装置处于测试模式的情况下，当所述测试端子的电压超过所述第2检测器的第2阈值电压时，所述逻辑电路对所述测试模式的模式设定进行切换控制。2.根据权利要求1所述的测试模式设定电路，其特征在于，该测试模式设定电路具有锁存器，该锁存器连接在所述第1检测器的输出端子与所述逻辑电路的第1输入端子之间，在所述测试端子的电压从第1电源的电压超过所述第1检测器的第1阈值电压时，所述锁存器被解除复位，在所述测试端子的电压进一步超过所述第2检测器的第2阈值电压时，对所述锁存器进行设置，解除所述逻辑电路的复位。3.—种测试模式设定电路，其控制半...
【专利技术属性】
技术研发人员：杉浦正一，五十岚敦史，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。