一种单电感双输出DC-DC开关电源的控制电路制造技术

一种单电感双输出DC-DC开关电源的控制电路，在一块芯片中集成两个DC-DC变换器，产生两种电压的输出，两输出支路共用一个电感，在每个输出支路的输出端设置分时导通开关，将一个时钟周期划分为多个单元，在每一时钟周期划分单元中，单独对一路输出进行控制，其特征在于：设置包括两个比较器构成的次环路和包括数字逻辑电路构成的选通信号产生选择电路来控制次环路功率管，使两路输出的负载电流大小任意，每个开关周期内，均向两个支路发送控制选通信号，且两个选通信号相互反相，使得两个次级开关在电感电流上升和下降阶段内分别开启和关断一次，实现两支路的稳定输出。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电源转换器，特别涉及在集成电路内部的一种单电感双输出 DC-DC开关电源的控制电路，属于微电子

技术介绍
在现代集成电路领域中，为了降低功耗同时保持集成电路的性能，多电压供电成为主流趋势，能够提供两路(及多路)不同电压的单电感双(多)路电压输出DC-DC转换芯片应运而生。传统单电感双路电压输出的DC-DC转换器，控制方法多样，其中峰值电流型单电感双输出DC-DC因其具有较高的转化效率和较小的电压纹波，从而成为研究的热点，现有的控制电路(图1)是主环路为传统的工作于连续电流模式(CCM)的峰值电流模式，而次环路的控制仍然为工作于连续电流模式(CCM)的峰值电流模式。该控制方式有一个缺陷如图2所示，由于只用一个比较器来控制次环路，所以只能在电感上升时间段内产生一个次级环路控制信号，来控制两个次环路功率管，致使两路输出的负载电流范围受限。具体表现为一路的负载电流必须低于另外一路的负载电流，(在图2所示的例子中为第一支路的负载电流小于第二支路的负载电流)否则，单电感双路输出DC-DC转换器系统会产生振荡，引起大于常态的输出电压纹波。
技术实现思路
本技术在现有技术的基础上，提供一种单电感双输出DC-DC开关电源的控制电路，采用与现有技术相同的主环路控制模式，加入和改良了由两个比较器构成的次环路和由数字逻辑电路构成的选通信号产生选择电路来控制次环路功率管，可以使两路输出的负载电流大小任意，不受上述限制，同时单电感双输出DC-DC转换器仍然保持稳定。本技术的技术方案是一种单电感双输出DC-DC开关电源的控制电路，在一块芯片中集成两个DC-DC变换器，产生两种电压的输出，两输出支路共用一个电感，采用分时复用的主、次环路控制技术，在每个输出支路的输出端设置分时导通开关，将一个时钟周期划分为多个单元，在每一时钟周期划分单元中，单独对一路输出进行控制。设有主环路控制电路、次环路控制电路、驱动电路、电压采样电路及功率级电路， 主环路控制电路输出连接次环路控制电路，主环路控制电路还与驱动电路双向连接，次环路控制电路输出连接驱动电路，驱动电路输出连接功率级电路，功率级电路输出通过电压采样电路分别与主环路控制电路及次环路控制电路连接，功率级电路输出还连接主环路控制电路，其特征在于次级环路控制电路包括第一电压比较器和第二电压比较器，第一电压比较器的正输入端接基准电压，负输入端接第一支路采样电压信号，第二电压比较器的正端输入接第二支路采样电压信号，负端输入接基准电压；设置一个连接于次级环路控制电路和驱动电路之间的选通信号产生及选择电路， 包括依次连接的窄脉冲产生电路、锁存电路、选择电路及整形电路；其中窄脉冲产生电路设有第一 第六6个与非门、2个电阻R1、R2、2个电容C1、C2以及第一、第二 2个反相器，第一与非门的两个输入端均连接主环路控制电路中振荡器的输出时钟信号并与第二与非门的一个输入端连接，第一与非门的输出端连接电阻Rl的一端，电阻Rl的另一端连接电容Cl的一端及第二与非门的另一个输入端，电容Cl的另一端接地， 第二与非门的输出端与第三与非门的两个输入端连接在一起，第三与非门的输出端连接第一反相器的输入端；第四与非门的两个输均连接主环路控制电路中数字逻辑模块输出的占空比信号，第四与非门的输出端连接电阻R2的一端，电阻R2的另一端连接电容C2的一端及第五与非门的一个输入端，电容C2的另一端接地，第五与非门的另一个输入端接主环路控制电路中数字逻辑模块输出的占空比信号，第五与非门的输出端与第六与非门的两个输入端连接在一起，第六与非门的输出端连接第二反相器的输入端；锁存电路设有2个具有异步清零功能的第一 D触发器和第二 D触发器以及第三、 第四两个反相器，第三反相器的输入端及第二 D触发器的数据输入端均连接主环路控制电路中数字逻辑模块输出的占空比信号，第四反相器的输入端连接次级环路控制电路中第一比较器的输出端，第一 D触发器的数据输入端连接第三反相器的输出端，第一 D触发器的时钟输入端连接次级环路控制电路中第二比较器的输出端，第一 D触发器的清零输入端连接窄脉冲产生电路中第一反相器的输出端，第二 D触发器的时钟输入端连接第四反相器的输出端，第二D触发器的清零输入端连接窄脉冲产生电路中第二反相器的输出端；选择电路设有第一 第四4个二选一数据选择器，第一数据选择器的一个数据输入端连接锁存电路中第二D触发器的输出端，第一、第二两个数据选择器的同相时钟输入端均连接主环路控制电路中数字逻辑模块输出的占空比信号，第一、第二两个数据选择器的反相时钟输入端均连接锁存电路中第三反相器的输出端，第一、第二两个数据选择器的另一个数据输入端均接地，第二数据选择器的一个数据输入端连接锁存电路中第一 D触发器的输出端，第三数据选择器的一个数据输入端连接第一数据选择器的输出端，第三、第四两个数据选择器的同相时钟输入端均连接主环路控制电路中数字逻辑模块输出的占空比信号，第三、第四两个数据选择器的反相时钟输入端均连接锁存电路中第三反相器的输出端，第三、第四两个数据选择器的另一个数据输入端均接地，第四数据选择器的一个数据输入端连接第二数据选择器的输出端。整形电路设有第一、第二两个或非门和第五、第六两个反相器，第一或非门的一个输入端接选择电路中第四数据选择器的输出端，第一或非门的另一个输入端连接选择电路中第一数据选择器的输出端，第一或非门的输出端连接第五反相器的输入端，第二或非门的一个输入端连接选择电路中第三数据选择器的输出端，第二或非门的另一个输入端连接选择电路中第二数据选择器的输出端，第六反相器的输入端连接第二或非门的输出端，第五、第六两个反相器的输出端产生控制次环路功率管开关的选通控制信号。本技术的优点及显著效果(1)设置包括两个比较器构成的次环路控制电路和包括数字逻辑电路构成的选通信号产生选择电路来控制次环路功率管，使两路输出的负载电流大小任意，每个开关周期内，均向两个支路发送控制选通信号，且两个选通信号相互反相，使得两个次级开关在电感电流上升和下降阶段内分别开启和关断一次，实现两支路的稳定输出在一个周期内产生两个选通信号，分别控制第一支路功率管和第二支路功率管的导通和关断，克服了由于单一选通信号控制同时两个支路功率管时，只能由负载电流大的支路作为控制主环路的反馈信号，从而造成的另一支路负载电流必须小于这一支路负载电流的缺点。(2)本控制电路简单易实现，只需设计两个比较器构成的次级环路，数字逻辑构成的选通信号产生电路，即可实现上述功能，控制方法简单可靠，电路易实现，且改进电路所占版图面积小。附图说明图1为现有技术的电原理框图；图2为现有技术的时序及电感电流图；图3为本技术的电原理框图；图4为本技术的一种具体实现电路；图5为本技术电路中选通信号选择电路的一种实现方式；图6为图4电路的控制时序图(高电平表示信号控制的功率管开启)。具体实施方式如图3，本技术设有主环路控制电路1、次环路控制电路2、选通信号产生电路 3、驱动电路4、电压采样电路5和功率级电路6。与现有技术图1相比，主环路控制电路1、 驱动电路4、电压采样电路5和功率级电路6与现有技术结构相同，但次环路控制电路2与现有技术不同，另增加了连接于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1. 一种单电感双输出DC-DC开关电源的控制电路，在一块芯片中集成两个DC-DC变换器，产生两种电压的输出，两输出支路共用一个电感，在每个输出支路的输出端设置分时导通开关，将一个时钟周期划分为多个单元，在每一时钟周期划分单元中，单独对一路输出进行控制；设有主环路控制电路、次环路控制电路、驱动电路、电压采样电路及功率级电路，主环路控制电路输出连接次环路控制电路，主环路控制电路还与驱动电路双向连接，次环路控制电路输出连接驱动电路，驱动电路输出连接功率级电路，功率级电路输出通过电压采样电路分别与主环路控制电路及次环路控制电路连接，功率级电路输出还连接主环路控制电路，其特征在于次级环路控制电路包括第一电压比较器和第二电压比较器，第一电压比较器的正输入端接基准电压，负输入端接第一支路采样电压信号，第二电压比较器的正端输入接第二支路采样电压信号，负端输入接基准电压；设置一个连接于次级环路控制电路和驱动电路之间的选通信号产生及选择电路，包括依次连接的窄脉冲产生电路、锁存电路、选择电路及整形电路；其中窄脉冲产生电路设有第一 第六6个与非门、2个电阻Rl、R2、2个电容Cl、C2以及第一、第二 2个反相器，第一与非门的两个输入端均连接主环路控制电路中振荡器的输出时钟信号并与第二与非门的一个输入端连接，第一与非门的输出端连接电阻Rl的一端，电阻 Rl的另一端连接电容Cl的一端及第二与非门的另一个输入端，电容Cl的另一端接地，第二与非门的输出端与第三与非门的两个输入端连接在一起，第三与非门的输出端连接第一反相器的输入端；第四与非门的两个输均连接主环路控制电路中数字逻辑模块输出的占空比信号，第四与非门的输出端连接电阻R2的一端，电阻R2的另一端连接电容C2的一端及第五与非门的一个输入端，电容C2的另一端接地，第五与非门的另一个输入端接主环路控制电路中数字逻辑模块输出的占空比信号，第五与非门的输出端与第六与非门的两个输入端连接在一起，第六与非门的输出端连接第二反相器的输入端；锁存电路设有2个具有异...

【专利技术属性】
技术研发人员：孙伟锋，杨淼，李牧，葛芳莉，陆晓霞，徐申，陆生礼，时龙兴，
申请(专利权)人：东南大学，
类型：实用新型
国别省市：