一种三相谐波源制造技术

一种三相谐波源，包括高速单片机、与其连接的双端口并口RAM；还包括用于控制频率的硬件时钟、锁相环模块、用于对双端口并口RAM进行实时扫描的16位并口CPLD计数扫描模块、用于规定幅值的第一8、第二8位并口数模转换器，其均与高速单片机连接，还包括用于控制输出波形的第三、第四8位并口数模转换器，其均与双端口并口RAM连接；第一、第二8位并口数模转换器的输出口与第一运放阵列连接，第一运放阵列的输出端与第三、第四8位并口数模转换器的REF口连接，第三、第四8位并口数模转换器的输出端与第二运放阵列连接，第二运放阵列具有谐波输出端。本实用新型专利技术的三相谐波源靠性高、硬件成本较低、工作效率较高。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种三相谐波源。
技术介绍
谐波电能表检定装置，是电力电能计量和测量领域不可或缺的设备。由于近年来， 世界工业化的迅猛发展，电子电力设备广泛应用，非线性负荷在电力系统中占有量逐年增力口，电力系统电能质量问题日益严重。因此，国家电网加强了对谐波的治理和监管，并推出 《国家电网公司电网电能质量技术监督规定》等一系列标准和政策。虽然，全国实力强劲的电能表生产厂家已陆续推出谐波电能表，但是，溯源工作无法展开，其关键在于市场上没有一款完全符合国家规程要求的谐波电能表检定装置，而真正的技术难点在于三相数字谐波源。电能表检定装置发展至今，已经走了漫漫20年。数字信号源的出现，使电能表检定装置进入了一个质的飞跃，那就是电工式走向了电子式，后来发展到程控式，乃至现在的智能式。但是智能式并不完善，一般均达不到谐波源动态电能的要求。一 .基于ROM的数字信号源系统。这是第一代数字信号源系统，波形信号存放在 ROM之中，其框图见图2 这种形式，输出幅值通过CPU控制D/A转换器B实现；输出波形，通过CPU控制扫描电路“读” ROM而实现。正弦波形量化点(数据表格)存放在ROM单元中。其优点是简单、 可靠，抗干扰好。缺点是功能单一，指标低，在早期，仍不失为一种较好的信号源模式。但是，随着国家规程的提高，信号源的失真度要求更低，只能增加ROM单元容量， 同时相应增加扫描输出线数量；信号源幅值调节细度要求更高，只能增加D/A转换器位数， 10位到12位，甚至更高。这种形式硬件成本显著增加，模块面积也急剧增加，功能用到了极限。但使用还能满足要求。二.由于国家规程对检定装置功率因素要求的进一步提高，尤其在三相无功时对相位平衡的要求更为细腻，早期模式已不适合装置的要求。它主要体现在ROM单元的表格是固定的，硬件扫描电路又不具有灵活性，移相受到了限制。于是，新的信号源模式产生了， 见图2:基于上位机(PC机)的数字信号源系统。这是第二代数字信号源系统。波形信号直接由上位机(主要是PC机)产生。产生的数字波形信号，通过通信接口传送给微处理器，微处理器再把数据存放在可再写的RAM中。输出波形相当灵活，由于PC机运算能力极强，基本能满足各种常规试验的要求。但是，其缺点依然存在，它主要表现在1、通信速度缓慢，倘若要提高信号源精度，通信数据量将成倍增加；2、工作实时性能差，无法满足规程要求的特殊电压、电流试验。三、从提高工作效率及系统实时性的要求两方面考虑，并且为满足谐波电能表动态电能的要求，基于DSP或FPGA的数字信号源系统应运而生，这是第三代数字信号源系统，它广泛应用于较为先进的电能表检定装置之中，其工作框图如图3所示。数字信号处理 (Digital Signal Processing，简称 DSP)和现场可编程门阵(Field Programmable Gate3Array简称FPGA)，近年来发展迅速，均适合高速数据运算，它的运算能力不是单片机所能比拟的。在数字信号源系统中，它可以实时运算，并迅速送出相应数据。产生正弦波形或谐波波形极为灵活，能满足输出各种试验波形的要求。但是它依然存在不足的地方1.可靠性差。它的工作频率很高，线路板布线要求很高，在工业应用场合，极易受到干扰，使程序跑飞或溢出，这是致命的弱点。2.硬件成本高。高速DSP或FPGA价格昂贵，16位D/A转换器价格也不菲，外接晶振价格也很高，稳定性是主要指标。3.在谐波电能表装置中使用的话，如果要求输出更多的谐波次数或更低的波形失真度，计算量都将显著增加，速度依然会变慢。每次波形的改变，如移相，将重新计算输出波形，工作效率逐渐下降。
技术实现思路
为了克服现有谐波源可靠性差、硬件成本较高、工作效率较低的不足，本技术提供一种可靠性高、硬件成本较低、工作效率较高的三相谐波源。本技术解决其技术问题的技术方案是一种三相谐波源，包括用于写入波形数据的高速单片机，还包括双端口并口 RAM，该双端口并口 RAM具有数据输入口、数据输出口、地址输入口、地址扫描口，所述双端口并口 RAM的数据输入口、地址输入口与所述的高速单片机连接；还包括用于控制输出波形频率的硬件时钟、锁相环模块，所述的硬件时钟与所述的锁相环模块连接，还包括用于对双端口并口 RAM进行实时扫描的16位并口 CPLD计数扫描模块，所述的16位并口 CPLD计数扫描模块与所述的锁相环模块交互连接，所述的16位并口 CPLD计数扫描模块还与所述的双端口并口 RAM的地址扫描口连接；还包括用于规定幅值的第一 8位并口数模转换器、第二 8位并口数模转换器，所述的第一 8位并口数模转换器的数据口、第二 8位并口数模转换器的数据口均与所述的高速单片机连接，所述的第一 8位并口数模转换器的REF 口、第二 8位并口数模转换器的REF 口与基准模块的输出连接；还包括用于控制输出波形的第三8位并口数模转换器、第四8位并口数模转换器， 所述的第三8位并口数模转换器、第四8位并口数模转换器均与所述的双端口并口 RAM的数据输出口连接；所述的第一 8位并口数模转换器、第二 8位并口数模转换器的输出口与第一运放阵列连接，所述第一运放阵列的输出端与所述第三8位并口数模转换器、第四8位并口数模转换器的REF 口连接，所述第三8位并口数模转换器、第四8位并口数模转换器的输出端与第二运放阵列连接，所述第二运放阵列具有谐波输出端。本技术的工作原理是高速单片机将波形数据通过数据输入口及地址输入口写入双端口并口 RAM内，建立波形表格，写入的地址不同即可实现移相。高速单片机分别将幅值信号的高8位、低8位传送给第一 8位并口数模转换器和第二 8位并口数模转换器，第一 8位并口数模转换器和第二 8位并口数模转换器通过基准模块计算输出电压，传递给第一运放阵列，第一运放阵列通过比例累加，将输出值传递给第三8位并口数模转换器和第四8位并口数模转换器的REF 口，从而规定输出波形的幅值。高速单片机将输出的波形数据写入双端口并口 RAM，双端口并口 RAM通过16位并口 CPLD计数扫描模块的实时扫描，将每一时刻点的数据写入第三8位并口数模转换器和第四8位并口数模转换器，第三8位并口数模转换器和第四8位并口数模转换器通过自身的 REF 口的基准电压，计算输出电压，传送给第二运放阵列，从而输出需要的波形(相位)。通过改变硬件时钟的输出基准脉冲周期，控制锁相环模块的锁相频率。锁相环模块的高频脉冲由16位并口 CPLD计数扫描模块计数，达到设定值后，反馈给锁相环模块，从而达到锁相功能。同时，16位并口 CPLD计数扫描模块将高频脉冲的每个计数值，以16位地址形式对双端口并口 RAM进行实时扫描。改变硬件时钟的输出脉冲周期，就改变了 16位并口 CPLD计数扫描模块的扫描频率，从而达到了改变输出波形频率的作用。本技术的有益效果在于1.以高速单片机为核心的系统，其工作条件能满足工业环境的要求，抗干扰能力强，不易溢出或崩溃，信号波形的输出，以16位并口 CPLD计数扫描模块扫描双端口并口 RAM内部波形表格，稳定可靠。2.单片机的价格，明显低于DSP的价格，购买方便；两个8位并口数模转换器通过运放阵列组成16位数模转换器，8位并口数模转换器价格低廉，本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：吴伟宗，
申请(专利权)人：宁波伟吉电力科技有限公司，
类型：实用新型
国别省市：