一种扫频信号发生器及扫频信号的产生方法技术

本发明专利技术公开了一种扫频信号源发生器，包括参数命令接收端口、扫频控制参数生成单元、扫频频率字RAM、RAM读地址产生器、参数调整单元、相位累加器、载波地址累加器、载波波表RAM、加法器、模数转换器和低通滤波器。本发明专利技术实施例的扫频信号发生器以及扫频信号的产生方法，由于采用两路频率分量叠加的方法，即利用扫频信号的频率基量部分与扫频信号的频率增量部分相加的方法来产生扫频信号，大大提升了产生的扫频信号的精度和频率分辨率，采用本发明专利技术实施例的扫频信号发生器，可以最高达到1uHz的精度。并且，由于采用DSP、FPGA等数字处理方式，一发面具有可编程，速度快的特点，另一发面可以集成在一块PCB板上实现，不用使用额外的连线连接，可以减少外界的干扰。

【技术实现步骤摘要】

本专利技术涉及电子测量领域，尤其涉及。
技术介绍
扫频技术是电子测量中的一种重要技术，广泛用于调频放大器、宽频带放大器、各种滤波器、鉴相器以及其他有源或无源网络的频率特性的测量。扫频信号源是整个测量系统设计的关键环节之一，随着被测量的频率和精度要求的不断提高，由传统的晶体振荡器设计的扫描信号源已不能满足要求。直接数字频率合成技术(DirectDigital Frequency Synthesis, DDS)是一种从相位概念出发直接合成所需波形的一种频率合成技术。DDS采用全数字技术实现频率合成， 在相对带宽、频率转换时间、频率分辨率、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，因此被广泛应用。然而，现有的利用DDS技术的扫频信号发生装置大多数是由IC厂商提供的芯片， 这些芯片除了价格昂贵以外，产生信号的性能和频率也受芯片的限制。也就是说，由于专用 DDS芯片采用特定工艺，在某些场合，其工作方式、频率控制等方面与系统的要求差距很大， 如果市场上没有适合的，就无法产生想要的波形。同时，由于使用的是额外的芯片，在PCB 布图时就会浪费额外的面积，增加费用。现场可编程门阵列(Field Programmable Gate Array,简称FPGA)器件具有高速、高可靠性、高集成度和现场可编程等优点，因而已应用于不同的科技领域，如数字电路设计、微处理器、DSP、通信以及ASIC设计等。图1为现有技术中的一种利用FPGA实现扫频信号源的结构示意图，如图所示，通过FPGA可以实现DDS频率合成器和DDS控制器。然而，这种实现扫频的扫频信号源和扫频方法，每次都得等到DDS控制器计算完一个频率控制字K后才能产生新的频率，因此扫频的速度比较低，并且，扫频精度以及频率分辨率也会降低。
技术实现思路
为了解决现有技术中存在的问题，本专利技术实施例提供一种扫频信号发生器，包括 参数命令接收端口，用于接收用户设定的扫频参数和扫频命令；扫频控制参数生成单元，用于根据用户设定的扫频参数和扫频命令生成包括扫频频率字、载波频率字、扫频控制累加字以及幅度调整参数在内的扫频控制参数；扫频频率字RAM，用于将所述生成的扫频频率字进行存储；RAM读地址产生器，用于累加产生读取所述扫频频率字RAM的地址，从所述扫频频率字RAM中依次读取扫频频率字；参数调整单元，用于根据所述的扫频命令调整所述扫频频率字；相位累加器，用于根据所述的扫频频率字在每个时钟周期内进行相位累加，生成扫频信号的频率增量；载波地址累加器，用于将所述载波频率字进行不断累加，生成扫频信号的频率基量；载波波表RAM，用于存储预设的载波波表；加法器，用于将所述扫频信号的频率增量与频率基量相加，生成读取所述载波波表的地址，并从所述载波波表RAM中读取扫频信号的扫频幅度值；模数转换器，用于将所述扫频幅度值进行数模转换，生成模拟扫频信号；低通滤波器，用于将所述模拟扫频信号进行低通滤波，生成最终扫频信号。本专利技术实施例还提供一种扫频信号的产生方法，包括接收用户设定的扫频参数和扫频命令；根据用户设定的扫频参数和扫频命令生成包括扫频频率字、载波频率字、扫频控制累加字以及幅度调整参数在内的扫频控制参数；将所述生成的扫频频率字进行存储； 根据所述扫频命令对所述扫频频率字进行调整；读取所述扫频频率字RAM中的扫频频率字，并根据所述的扫频频率字在每个时钟周期内进行相位累加，生成扫频信号的频率增量； 将所述载波频率字不断累加，生成扫频信号的频率基量；将所述扫频信号的频率增量与频率基量相加，生成读取预存的载波波表MM的地址，并从所述载波波表中读取扫频信号的扫频幅度值；将所述扫频幅度值进行数模转换，生成模拟扫频信号；将所述模拟扫频信号进行低通滤波，生成最终扫频信号。本专利技术实施例的扫频信号发生器以及扫频信号的产生方法，由于采用两路频率分量叠加的方法，即利用扫频信号的频率基量部分与扫频信号的频率增量部分相加的方法来产生扫频信号，大大提升了产生的扫频信号的精度和频率分辨率，采用本专利技术实施例的扫频信号发生器，可以最高达到IuHz的精度。并且，由于采用DSP、FPGA等数字处理方式，一发面具有可编程，速度快的特点，另一发面可以集成在一块PCB板上实现，不用使用额外的连线连接，可以减少外界的干扰。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中的扫频信号发生器的结构示意图；图2为本专利技术的扫频信号发生器的实施例一的结构示意图；图3为本专利技术的扫频信号发生器的实施例二的结构示意图；图4为本专利技术的扫频信号的产生方法的一种实施例的方法流程图；图5为利用本专利技术实施例的扫频信号发生器实现双通道任意波形发生器的一个具体实施例的结构示意图；图6为图5所示实施例中的子卡903的结构示意图。 具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一图2为本专利技术实施例的扫频信号源发生器的结构示意图，如图2所示，本专利技术实施例的扫频信号源发生器包括参数命令接收端口 101，用于接收用户设定的扫频参数和扫频命令。其中，所述的扫频参数包括起始频率、终止频率和扫频时间；根据起始频率、终止频率和扫频时间可以计算控制扫频信号的各项参数。所述的扫频命令包括扫频类型和扫频触发源。其中，扫频类型包括线性扫频或对数扫频，用户可以设定扫频类型；扫频触发源包括内部触发、外部触发或手动触发，触发源到来一次，扫频信号输出一次，即触发源控制扫频信号的输出。扫频控制参数生成单元102，用于根据用户设定的扫频参数和扫频命令生成包括扫频频率字、载波频率字、扫频控制累加字以及幅度调整参数在内的扫频控制参数。其中，扫频频率字可以根据参数命令接收端口 101获取的初始频率、终止频率、扫频时间和扫频类型生成，其计算公式为K = f。utX2n/f。lk，其中，f。lk*所述外部时钟源提供的时钟，fout为所述扫频信号的频率，η为相位累加器的位数。因此，在设定了起始频率、终止频率的情况下，根据外部时钟源，可以计算得到扫频频率字。载波频率字即为根据初始频率生成的，K0 = &乂27&11;，其中，f0为欲得到的扫频信号的初始频率。扫频控制累加字决定一次扫频信号输出的时间长短，其可以根据(系统工作时钟周期/用户设定的扫频时间)*一个经验常数来计算得到。幅度调整参数是有扫频频率字的位宽来决定的，如果扫频频率字的位宽大于扫频频率字波表的位宽时，该参数为扫频频率字的位宽/扫频频率字波表的位宽。扫频频率字RAM103，用于将所述生成的扫频频率字进行存储。扫频频率字生成以后，保存在扫频频率字波表中，然后将扫频频率字波表保存在扫频频率字RAM103中。RAM读地址产生器104，用于累加产生读取所述本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：王悦，王铁军，李维森，
申请(专利权)人：北京普源精电科技有限公司，
类型：发明
国别省市：