一种利用应力记忆技术提高NFET窄沟道效应(Narrow?Width?Effect)的方法，其特征在于，包括以下步骤：提供一半导体衬底，在所述半导体衬底上形成包括NFET结构的半导体器件；在所述半导体器件上淀积形成刻蚀停止层；在所述刻蚀停止层上淀积形成应力层；对形成有所述刻蚀停止层和应力层的半导体器件进行时效处理；刻蚀去除应力层；进行高温退火步骤，以激活所述半导体器件的源、漏区掺杂；去除刻蚀停止层。本发明专利技术在包括NFET结构的半导体器件上形成应力层后，对应力层进行时效处理，然后在高温退火过程之前去除所述应力层，从而防止在高温退火过程中，应力层对NFET中窄沟道区域的过强的应力作用，从而改进NFET窄沟道效应。
【技术实现步骤摘要】
本专利技术涉及一种应力记忆技术，尤其涉及一种利用应力记忆技术提高NFET窄沟道效应的方法。
技术介绍
通过在金属-氧化物-半导体场效应晶体管(M0SFET， Metal-Oxide-Semiconductor Field-Effect Transistor)的半导体沟道中引入应变,可以使器件的性能得到改善。这一点是半导体工业中众所周知的。提供这种应力的方式被称为应力记忆技术(SMT，Stress Memorization Technique)。现有技术中所述应力记忆技术包括在半导体器件上方沉积固有应变材料层(例如，氮化硅等)，利用光刻、刻蚀工艺去除半导体器件NFET(N type Field-Effect Transistor)上方的固有应变材料层，并进行高温退火工艺以使应力被记忆在NFET上，例如栅极多晶硅或扩散区或硅衬底中，然后去除应变材料，从而应力得以保留并改进电子或空穴的迁移率，这提高了整体的性能。应用应力记忆技术在纵向方向(即，在电流方向)上施加应力时，可以提高NFET中电子迁移率，从而提高 NFET的驱动电流(Idrive)。然而，应力记忆技术的一个问题是尽管可以在NFET上方形成压应变氮化硅层带来压应力，高温退火以使应力记忆到半导体器件的方法，高温过程中应力使NFET上沟道较窄的地方受到很大的影响，使沟道较窄的地方跨导增大，驱动电流上升，影响不同沟道宽度NFET的驱动电流，从而影响器件驱动电流随宽度方向的尺寸等比例放大缩小 (Scalability)0
技术实现思路
本专利技术要解决的技术问题是，优化应力记忆技术对半导体器件中NFET上窄沟道区域的影响，从而改进NFET窄沟道效应，器件驱动电流随宽度方向的尺寸等比例放大缩小 (Scalability)保持一致。为解决上述问题，一种利用应力记忆技术提高NFET窄沟道效应的方法，包括以下步骤提供一半导体衬底，在所述半导体衬底上形成包括NFET结构的半导体器件；在所述半导体器件上淀积形成刻蚀停止层；在所述刻蚀停止层上淀积形成应力层；对形成有所述刻蚀停止层和应力层的半导体器件进行时效处理；刻蚀去除应力层；进行高温退火步骤，以激活所述半导体器件的源、漏区掺杂；去除刻蚀停止层。进一步的，所述时效处理采用等离子体轰击、或常温放置、或微波辐射。较佳的，所述等离子体轰击采用氩气轰击。3较佳的，所述常温放置时间为12 24小时。进一步的，所述刻蚀停止层包括氧化硅。较佳的，所述刻蚀停止层是由TEOS和03在400 450°C温度条件下淀积形成的。较佳的，所述刻蚀停止层的厚度为100~120人。进一步的，所述应力层包括氮化硅。较佳的，形成所述应力层的反应气体包括SiH4、SiH2C12、SiH2F2和NH3。较佳的，所述应力层采用等离子体化学气相沉积、或低压化学气相沉积、或快速热化化学气相沉积形成的。较佳的，所述应力层厚度为300 480人。进一步的，所述刻蚀去除应力层采用干法刻蚀。进一步的，所述去除刻蚀停止层采用湿法刻蚀。进一步的，在所述去除应力层和所述去除刻蚀停止层步骤之前，还包括退火步骤， 以激活所述半导体器件的源、漏区掺杂。较佳的，所述退火工艺包括高温快速退火和激光退火工艺。较佳的，所述高温快速退火温度为1000 1200°C。较佳的，所述激光退火温度为1000 1300°C。综上所述，本专利技术在包括NFET结构的半导体器件上形成应力层后，对应力层进行时效处理，然后在高温退火过程之前去除所述应力层，从而防止在高温退火过程中，应力层对NFET中沟道窄沟道区域的过强的应力作用，从而改进NFET窄沟道效应。附图说明图1为本专利技术中利用应力记忆技术提高NFET驱动电流的方法一实施例的流程示意图。图2为本专利技术所述方法与现有技术的NFET器件性能曲线的比较示意图。图3为本专利技术所述方法与现有技术的NFET器件窄沟道特性曲线的比较示意图。具体实施例方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。本专利技术的核心思想是在包括NFET结构的半导体器件上形成应力层后，对应力层进行时效处理，然后再高温退火过程之前去除所述应力层，从而防止在高温退火过程中，应力层对NFET中沟道较窄的区域的应力作用。从而达到改进NFET窄沟道效应的目的。图1为本专利技术中利用应力记忆技术提高NFET驱动电流的方法一实施例的流程示意图，参考图1，本专利技术提供一种利用应力记忆技术提高NFET窄沟道效应的方法，包括以下步骤SOl 提供一半导体衬底，在所述半导体衬底上形成包括NFET结构的半导体器件；所述衬底上形成有N型场效应晶体管(NFET)，半导体器件已完成了初始处理，例如常规的浅沟槽隔离(STI)的形成、阱注入、栅极电机介质的形成、栅极导体的形成以及用于扩散的扩展/晕圈(Halo)/源极/漏极的注入。S02 在所述半导体器件上淀积形成刻蚀停止层；较佳的，所述刻蚀停止层包括氧化硅，所述氧化硅是由TEOS和03在400 450°C温度条件下淀积形成的，所述刻蚀停止层的厚度为100 120人。S03 在所述刻蚀停止层上淀积形成应力层；较佳的，所述应力层包括氮化硅，形成所述应力层的反应气体包括SiH4、SiH2C12、SiH2F2和NH3，所述应力层采用等离子体化学气相沉积(Plasma Enhanced CVD)、或低压化学气相沉积(LPCVD)、或快速热化化学气相沉积(RTCVD)形成，此外其他形成应力层的方法，例如高密度等离子体沉积(HDP)等都在本专利技术的思想范围之内。所述应力层厚度为300 480人。S04 对形成有所述刻蚀停止层和应力层的半导体器件进行时效处理；所述时效处理可以采用等离子体轰击(Plasma)、或常温放置，较佳的，所述等离子体轰击是采用氩气对所述半导体器件进行轰击，；较佳的，将所述半导体器件常温放置12 M小时；S05 刻蚀去除应力层；所述刻蚀去除应力层采用干法刻蚀，刻蚀直到所述刻蚀停止层停止。S06 进行高温退火步骤，以激活所述半导体器件的源、漏区掺杂；较佳的，所述退火工艺包括高温快速退火和激光退火工艺。较佳的，所述高温快速退火(High Temperature spike)温度为1000 1200°C。较佳的，所述激光退火(Laseranneal)温度为1000 1300°C。所述激光退火在实际生产中更为先进，掺杂扩散控制更精确，但是由于激光退火过程容易因为半导体器件的各种应力问题导致损坏甚至破片的问题，故本专利技术实施例中采用高温快速退火结合激光退火的方式。S07 去除刻蚀停止层；所述去除刻蚀停止层采用湿法刻蚀。在本实施例中，采用酸槽浸泡的方法去除所述刻蚀停止层。在本实施例中，利用浓度为200 1的酸溶液在常温下浸泡120 150s，去除所述刻蚀停止层。图2为本专利技术所述方法与现有技术的NFET器件性能曲线比较示意图，具体描述 NFET器件的驱动电流与NFET器件的漏电电流的关系示意图，其中Δ表示现有技术NFET器件的实验结果， 本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：林仰魁，谢欣云，张步新，陈志豪，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。