封装板与其制造方法技术

一种封装板与其制造方法，此封装板安装于一电路载板上，且于封装板上安装有至少一半导体晶粒，该封装板包括：一基板、多个导电薄膜图案、与一绝缘薄膜图案。基板主要是由导电材质或半导体材质所构成，而其表面包括一固晶区与多个导电区。每个导电薄膜图案是分别分布在不同的导电区上，而绝缘薄膜图案是位于导电薄膜图案与基板间，但绝缘薄膜图案并未设置于固晶区上。其中，半导体晶粒是安装于固晶区上且与导电薄膜图案电连接。由于封装板的固晶区未涂布有绝缘薄膜图案，故藉由封装板可增加半导体封装结构的散热效果。

【技术实现步骤摘要】

本专利技术是关于一种封装板与其制造方法，且特别是一种用于半导体封装的封装板与其制造方法。
技术介绍
随着技术发展的日新月异，半导体的应用领域愈来愈广，除了逻辑运算(如：CPU)与数据储存(如：DRAM)外，发光二极管(Light Emitting Diode，俗称：LED)的应用也愈来愈普遍。然而，随着半导体的功效愈来愈强大，其发热量也随着增加，故散热技术也愈来愈重要。就以发光二极管为例，发光二极管的发光效率与亮度已达到可被大众接受的水平，因此目前发光二极管已被应用在背光模块、汽车灯头与路灯等上。然而，随着发光二极管的亮度的提高，其庞大的发热量也困扰着本领域的技术人员。若无法将热量有效地排除，则发光二极管的亮度将会降低且使用寿命也会变短。目前，于发光二极管装置中，其所使用的封装板主要可分为四种：印刷电路板(Print Circuit Board，简称PCB)、金属基印刷电路板(Metal Core Print Circuit Board，简称MCPCB)、陶瓷基板(Ceramic Substrate)、与硅基板(Silicon Substrate)。在这四种封装板中以印刷电路板的成本最低，然而其散热能力并不佳。另外，由于技术与成本上的限制，硅基板上的绝缘薄膜往往较薄，这样容易造成介电崩溃(Dielectrical Breakdown)。此外，目前市面上的陶瓷基板主要为Al2O3基板，Al2O3基板的散热能力较差。另外，同属于陶瓷基板的AlN基板虽然散热能力较佳，但却有成本较高的缺点。MCPCB基板虽然比PCB基板有较高的散热能力，但在金属层与发光二极管晶粒之间仍有介电层的存在，故在散热能力的提升上仍是相当有限。请参照图1，图1所绘示为习知的发光二极管装置的侧视图。此发光二极管装置100是安装在一电路载板10上，发光二极管装置100包括一发光二极管110与一封装板102，其中封装板102包括一基板120、一反射件130与一绝缘体140，其中基板120则为MCPCB基板。发光二极管110与反射件130皆设置在基板120上，反射件130则构成一杯状的凹穴132，发光二极管110是位于凹穴132中。该凹穴132的壁面为光滑的反射面，可将发光二极管110所发出的光进行反射，以增加光线的指向性。然而，由于反射件130与基板120是属于两个不同的个体，故随着使用时间的增长，反射件130与基板120间可能会产生异位或脱离的现象。另外，发光二极管110上还连接有接线112与接线114，其中接线112是连接到基板120的正导电区121，而接线114则是连接到基板120的负导电区122，而发光二极管110则是位于基板120的固晶区123上，其中正导电区121、负导电区122、与固晶区123是藉由绝缘体140而相隔离。由于绝缘体140是以灌胶的方式而形成于基板120的开孔中，故该开孔需具有一定的宽度大小，否则胶体便不易流入，但这样一来除了增加基板120的宽度外，还分别增加了正导电区121及负导电区122与发光二极管110的距离，也因此接线112，114的长度需较长。而且，当发光二极管装置100安装到电路载板10上时，其也是利用打线接合(wire bonding)的方式与电路载板10电连接，这会增加发光二极管装置100在电路载板10上所占据的面积。因此，如何设计出一种用于发光二极管装置或其它半导体装置的封装板，其具有较佳的散热效果、较长的使用寿命、且所占据的面积较小，已成为本领域具有通常知识者值得去思量的问题。
技术实现思路
本专利技术的主要目的在于提供一种封装板及其制造方法，该封装板具有较佳的散热效果、较长的使用寿命、与所占据的面积较小等优点。根据上述目的与其它目的，本专利技术提供一种封装板，此封装板安装于一电路载板上，且于封装板上安装有至少一半导体晶粒，该封装板包括：一基板、多个导电薄膜图案、与一绝缘薄膜图案。基板主要是由导电材质或半导体材质所构成，而其表面包括一固晶区与多个导电区。每个导电薄膜图案是分别分布在不同的导电区上，而绝缘薄膜图案是位于导电薄膜图案与基板间，但绝缘薄膜图案并未设置于固晶区上。其中，半导体晶粒是安装于固晶区上且与导电薄膜图案电连接。于上述的封装板中，半导体晶粒为发光二极管，而导电区则包括一第一导电区与一第二导电区。导电薄膜图案包括一第一导电薄膜图案与一第二导电薄膜图案，该第一导电薄膜图案与该第二导电薄膜图案是分别位于第一导电区与第二导电区上，且第一导电薄膜图案与第二导电薄膜图案彼此并不相接触。于上述的封装板中，于基板上设置有多个穿孔，这些穿孔是贯穿基板且分别位于不同的导电区上，且这些穿孔的孔壁上分布有导电薄膜。于上述的封装板中，更包括一凹穴，该凹穴是位于固晶区且是一体成形于基板上，且半导体晶粒是位于凹穴内。于上述的封装板中，导电薄膜图案更包括一第三导电薄膜图案，第三导电薄膜图案是涂布在固晶区，且第三导电薄膜图案是直接与基板相接触。此外，第三导电薄膜图案例如是与第二导电薄膜图案电连接，且半导体晶粒的其中一电极是与第三导电薄膜图案直接接触，而半导体晶粒的另外一电极则是藉由一第一接线而与第一导电薄膜图案相接触。于上述的封装板中，基板的材质为铜或铝，或含铜与铝的任一成份的合金。或者也可为半导体材质，例如：硅。另外，导电薄膜图案的材质主要为铜，但也可包括其它的材质，例如：镍、金、或银，或者是含以上任一成份的合金。于上述的封装板中，绝缘薄膜图案的材质为聚合物，此聚合物例如为环氧树脂(Epoxy)、硅胶(Silicone)、聚亚酰胺(Polyimide)、或防焊漆等，且其厚度较佳是大于2μm。上述的封装板中，该封装板例如是利用表面黏着技术与母板进行电连接。根据上述目的与其它目的，本专利技术提供一种封装板的制造方法，该制造方法包括以下(a)～(e)所述的步骤：(a)提供一基板，该基板主要是由导电材质或半导体材质所构成。而且，基板上具有多个穿孔，且基板被分成一固晶区与多个导电区。(b)于基板上形成一绝缘薄膜图案，该绝缘薄膜图案未形成于固晶区上，此绝缘薄膜图案是利用电镀法(Electrolyticdeposition)、电泳法(Electrophoretic deposition)、或电化学沈积法(Electrical Chemical Depo本文档来自技高网...

【技术保护点】

【技术特征摘要】
2010.10.19 TW 0991354941.一种封装板，安装于一电路载板上，于该封装板上安装
有至少一半导体晶粒，该封装板包括：
一基板，该基板主要是由导电材质或半导体材质所构成，该
基板的表面包括一固晶区与多个导电区；
多个导电薄膜图案，这些导电薄膜图案是分别分布在不同的
导电区上；及
一绝缘薄膜图案，该绝缘薄膜图案是位于该导电薄膜图案与
该基板间，但该绝缘薄膜图案并未设置于该固晶区上；
其中，该半导体晶粒是安装于该固晶区上且与该导电薄膜图
案电连接。
2.如权利要求1所述的封装板，其中该半导体晶粒为发光二极
管，该导电区包括一第一导电区与一第二导电区，而该导电薄膜
图案包括一第一导电薄膜图案与一第二导电薄膜图案，该第一导
电薄膜图案与该第二导电薄膜图案是分别位于该第一导电区与
该第二导电区上，且该第一导电薄膜图案与该第二导电薄膜图案
彼此并不相接触。
3.如权利要求1或权利要求2所述的封装板，其中于该基板上设
置有多个穿孔，这些穿孔是贯穿该基板且分别位于不同的导电区
上，且该穿孔的孔壁上分布有该导电薄膜。
4.如权利要求2所述的封装板，其中该基板更包括一凹穴，该
凹穴位于该固晶区且是一体成形于该基板上，且该半导体晶粒是
位于该凹穴内。
5.如权利要求2所述的封装板，其中该导电薄膜图案更包括一
第三导电薄膜图案，该第三导电薄膜图案是位于该固晶区上，且
该第三导电薄膜图案是直接与该基板相接触。
6.如权利要求5所述的封装板，其中该第三导电薄膜图案是与
该第二导电薄膜图案电连接，且该半导体晶粒的其中一电极是与
该第三导电薄膜图案直接接触，而该半导体晶粒的另外一电极则
是藉由一第一接线而与该第一导电薄膜图案相接触。
7.如权利要求1或权利要求2所述的封装板，其中该基板
的材质为铜或铝或含以上任一成分的合金。
8.如权利要求1或权利要求2所述的封装板，其中该基板
的材质为硅。
9.如权利要求1或权利要求2所述的封装板，其中该导电
薄膜图案的材质主要含有铜、镍、金、银、或含以上任一成分的
合金。
10.如权利要求1或权利要求2所述的封装板，其中该绝缘
薄膜图案的材质为聚合物。
11.如权利要求10所述的封装板，其中该绝缘薄膜图案的材质
为环氧树脂、硅胶、聚亚酰胺、或防焊漆。
12.如权利要求1或权利要求2所述的封装板，其中该绝缘
薄膜图案的厚度大于2μm。
13.如权利要求1或权利要求2所述的封装板，其中该封装
板是利用表面黏着技术与该电路载板进行电连接。
14.如权利要求2所述的封装板，其中于该半导体晶粒上连
接有一第一接线与一第二接线，该第一接线是连接于该第一导电
层图案与该半导体晶粒间，而该第二接线则是连接于该第二导电
层图案与该半导体晶粒间。
15.如权利要求2所述的封装板，更包括一第三接线与一第
四接线，该第三接线是连接于该第一导电层图案与该电路载板
间，而该第四接线则是连接于该第二导电层图案与该电路...

【专利技术属性】
技术研发人员：钱文正，蔡佳伦，
申请(专利权)人：联京光电股份有限公司，
类型：发明
国别省市：