半导体器件中的单轴拉伸应变制造技术

一种半导体器件结构包括有源层（1）和缓冲层（2）。有源层是量子阱结构。在缓冲层与有源层之间存在晶格失配，其将有源层置于双轴压缩应变下。向有源层施加单轴拉伸应变以沿着第二方向而不是沿着第一方向减少有源层上的压缩应变。这有助于沿第一方向的空穴和电子迁移率，使得半导体器件结构适合于p沟道和n沟道器件两者的形成。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件、尤其是III-V族半导体器件中的单轴拉伸应变。其特别地涉及具有量子阱有源层的半导体器件、特别是QWFET（量子阱场效应晶体管）中的单轴拉伸应变。
技术介绍
为了产生对逻辑电路的改进，期望的是产生在较高频率和较低功率下工作的器件结构，特别是场效应晶体管（FET）。用于数字电路设计的标准架构是CMOS。为了实现CMOS电路，要求n-FET（以电子为载流子）和p-FET（以空穴为载流子）两者。常规CMOS设计在很大程度上是基于Si半导体技术。对于n-FET而言，已经使用 InSb作为半导体实现了非常高的操作频率和低操作功率。在此系统中在诸如GaAs的适当基底上生长一层AlxIn1-xSb并在其上面生长InSb的薄器件层。在该器件层上生长将提供电子的被小AlxIn1-xSb隔离层与其分离的施主层。器件层被适当地的层（再次地AlxIn1-xSb）覆盖，以将载流子约束在器件层区域中，该器件层区域形成量子阱。对于具有AlxIn1-xSb的组合物的区域而言，x的值对于不同的区域可以不同。在InSb与AlxIn1-xSb之间存在晶格失配，这导致量子阱中的双轴应变并能够导致增加的载流子迁移率。InSb具有非常高的电子迁移率，并且已经实现了极好的结果。期望的是能够产生具有与这些InSb n-FET相当的性能的p-FET。InSb具有相对高的空穴迁移率，因此相同的InSb/AlxIn1-xSb系统是用于产生具有适当性质的p-FET的适当的一个。量子阱结构中的应变对这些电气性质作出显著的贡献。量子阱结构由于InSb与AlxIn1-xSb之间的晶格失配而处于显著的双轴压缩应变下。已知的是应变可能对载流子迁移率作出显著的贡献。在Si表面沟道器件中，已发现沿载流子传输方向的拉伸应变增强电子迁移率，而沿载流子传输方向的压缩应变增强空穴迁移率。使用应变的益处来提供改进的器件结构将是期望的。然而，必须以器件仍保持稳定且通过过度应变的存在不毁掉或丢失期望的电气性质的方式做到这一点。
技术实现思路
因此，在第一方面，本专利技术提供了一种半导体器件结构，包括：有源层，其包括量子阱结构；缓冲层，其在有源层下面且邻近于有源层，其中，在缓冲层与有源层之间存在晶格失配，其将有源层置于双轴压缩应变下；以及向有源层施加单轴拉伸应变以沿着第二方向而不是沿着第一方向减少有源层上的压缩应变的装置，第一方向和第二方向在有源层的平面中。该半导体器件可以是用于诸如场效应晶体管的器件的前体结构，该前体采取如本文所述的包括缓冲层和有源层的外延分层结构的形式。前体结构可以包括p沟道或n沟道，取决于期望的最终器件。可选地，前体结构可以包括临时或永久盖层，适当的覆盖材料对于技术人员来说是众所周知的。本专利技术的布置使得能够沿着第一方向利用由压缩应变而引起的高载流子迁移率，而在有源层上不存在这样的显著应变，使得导致物理损坏，连同电气性质的下降。这可以应用于p型和n型器件。有利地，形成诸如p-FET（或其前体结构）的p沟道器件和诸如n-FET（或其前体结构）的n沟道器件，各自的p沟道或n沟道位于第一方向上。这种方法因此允许使用相同的半导体器件系统进行相同基底上的p-FET和n-FET结构（或其前体结构）的改善的制造。通常，第二方向将基本上垂直于第一方向，在有源层的平面中。因此，通常与有源层中的电流方向正交地施加单轴拉伸应变。器件的有源部分可以是沿着第二方向无应变的，因此单轴拉伸应变和双轴压缩应变平衡。替换地，单轴拉伸应变可以超过双轴压缩应变，并且半导体器件结构可以处于沿第二方向的总拉伸应变下，导致与体半导体相比沿第一方向的更大的载流子迁移率。期望地，有源层由InSb形成且缓冲层由AlxIn1-xSb形成，但是可以采用替换半导体系统。在另一方面，本专利技术提供了一种制造半导体器件结构的方法，包括：在基底上外延地生长缓冲层；在基底上外延地生长量子阱有源层，其中，在缓冲层与有源层之间存在晶格失配，其将有源层置于双轴压缩应变下；以及向有源层施加单轴拉伸应变以减少沿第二方向而不是沿第一方向的有源层上的压缩应变，第一方向和第二方向位于有源层的平面中。可以总体上将单轴拉伸应变施加于半导体器件结构。这可以用机械方法来完成，诸如通过使半导体器件结构绕着位于第一方向上的轴弯曲或通过使半导体器件结构沿着第二方向伸展。这可以在将半导体器件结合到基础基底之前或之后发生。本专利技术的一个方面中的任何特征可以以任何适当组合的方式应用于本专利技术的任何其它方面。特别地，器件方面可以应用于方法方面和使用方面，反之亦然。参考附图，本专利技术延伸至基本上如本文所述的器件和方法。附图说明现在将通过参考附图以示例的方式来描述本专利技术的特定实施例，在附图中：图1示出能够在本专利技术的实施例中使用的FET结构；图2举例说明应变量子阱器件中的有源层上的压缩双轴应变；图3举例说明依照本专利技术的实施例的向应变量子阱器件施加单轴拉伸应变的效果；以及图4举例说明依照本专利技术的实施例的由在单轴拉伸应变下的应变量子阱有源层形成的n-FET和p-FET器件。具体实施方式图1示出能够用于具有适当的材料和设计选择的n-FET器件或p-FET器件的器件结构。该器件结构具有在AlxIn1-xSb缓冲层2上生长的InSb量子阱有源层1。应认识到针对其它III-V半导体系统或者实际上完全使用应变量子阱结构的其它半导体系统，能够产生类似的结构。缓冲层是在基底3上生长的，基底3可以例如是GaAs的（但是Si是可能的替换）。缓冲层2通常约3μm厚，但是在适当的实施例中可以将此厚度减小至仅仅1μm，并且其组成被选择为提供对有源层1中的载流子的有效约束——对于AlxIn1-xSb而言，这可能涉及对于p-FET而言约0.35且对于n-FET而言0.15的x的值（电子比空穴显示出更强的约束，因此两个器件系统以不同的方式最优化）。InSb与AlxIn1-xSb之间的晶格失配将有源层1置于压缩应变下——此应变对于Al0.35In0.65Sb而言为约2%。有源层1对于不同的器件类型而言在厚度上是不同的。在其它器件层中还可能存在不同的材料选择。对于n-FET而言，有源层1可能约20nm厚——在此厚度下，用于载流子的量子态是丰富的。在有源层之上提供了AlxIn1-xSb的隔离层12，并且在其之上，存在施主片14（其可以例如包括以约1×1012cm-2掺杂的Te δ掺杂片）以提供电子作为用于n-FET的n沟道的载流子。其被AlxIn1-xSb的约束层16覆盖以约束量子阱结构中的载流子——其可以是15～45nm厚。对于p-FET而言，可以使用较薄的有源层，因为由晶格失配引起的位错将严重地限制空穴迁移率。约5nm的量子阱厚度足够薄，使得位错将不会限制空穴迁移率，但是足够厚，使得存在可用于载流子的足够的低能量子态。再次在有源层上提供具有适合于p沟道的组成的AlxIn1-xSb的隔离层12。在此之上，是具有适合于p沟道（其可以例如包括Be δ掺杂片）以提供空本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.04.14 GB 0906333.01.一种半导体器件结构，包括：
有源层，其包括量子阱结构；
在有源层下面且邻近于有源层的缓冲层，其中，在缓冲层与有源层之间存在晶格失配，其将有源层置于双轴压缩应变下；以及
向有源层施加单轴拉伸应变以沿着第二方向而不是沿着第一方向减少有源层上的压缩应变的装置，第一方向和第二方向在有源层的平面中。
2.如权利要求1所述的半导体器件结构，其中，在半导体器件结构中形成p型器件，该p型器件具有基本上沿第一方向取向的p沟道。
3.如权利要求2所述的半导体器件结构，其中，p型器件是p-FET。
4.如任一前述权利要求所述的半导体器件结构，其中，在半导体器件中形成n型器件，该n型器件具有基本上沿第一方向取向的n沟道。
5.如权利要求4所述的半导体器件结构，其中，所述n型器件是n-FET。
6.如任一前述权利要求所述的半导体器件结构，其中，所述有源层沿第二方向是基本上无应变的。
7.如任一前述权利要求所述的半导体器件，其中，所述有源层包括InSb量子阱结构。
8.如权利要求7所述的半导体器件结构，其中，所述缓冲层由AlxIn1-xSb形成。
9.如任一前述权利要求所述的半导体器件结构，其中，施加单轴拉伸应变的装置包括使半导体器件结构绕位于第一方向上的轴弯曲的装置。...

【专利技术属性】
技术研发人员：DJ瓦利斯，R杰弗里斯，
申请(专利权)人：DJ瓦利斯，R杰弗里斯，
类型：发明
国别省市：