电平转换电路包括输入单元、转换电路、栅极驱动器以及输出切换装置。输入电路接收输入信号VIN1并输出同相输入信号和反相输入信号，输入信号VIN1的电压电平位于接地电压GND与第一驱动电压VD1之间，同相输入信号的相位与输入信号的相位相同，反相输入信号的相位与输入信号的相位相反。转换电路接收从输入电路输出的同相输入信号和反相输入信号，并将所接收的信号转换为输出信号，输出信号的电压电平位于接地电压与高于第一驱动电压的第二驱动电压之间。栅极驱动器接收输出信号并输出驱动信号。输出切换装置接收从栅极驱动器输出的驱动信号并输出切换电压。
【技术实现步骤摘要】
本专利技术涉及一种用于将信号幅值从低电压转换至高电压的电平转换电路，更具体地，涉及一种电平转换电路，在这种电平转换电路中，在转换电路和栅极驱动器中使用低压元件替代高压元件，使得即使当工作电压的幅值较低时也能执行快速切换操作，从而容易地构造电路并改善电路的驱动能力。
技术介绍
通常，对系统的元件使用不同的电压以减少系统的功耗。因此，需要电平转换器来在不同电压之间精确地传输信号。图1是传统电平转换器的电路图。参见图1，传统电平转换器1包括输入电路2、转换电路3以及电压生成电路4。转换电路3包括低压NMOS晶体管Trl5和Trl6、高压NMOS晶体管Trl3和Trl4、 以及高压PMOS晶体管Trll和Tr 12。电压生成电路4所生成的偏置电压VBl被施加到高压 NMOS晶体管Trl3和Trl4的栅极。在图1所示的电平转换器中，在相同的转换电路配置中改善了偏置电压的性能。也就是说，第二驱动电压VD2没有对所生成的偏置电压VBl造成影响，从而转换电路的工作速度没有降低。由于第二驱动电压VD2对改善的偏置电压VBl没有影响，故第一节点m和第二节点N2处的电压在转换电路中保持恒定。因此，第二驱动电压VD2的变化对低压NMOS晶体管Trl5和Trl6的工作特性没有影响，从而转换电路的快速工作得以维持。在这种情况下，存在低压NMOS晶体管Trl5和Trl6必须在低工作电压下使用的局限。根据电平转换器的特性，第二驱动电压VD2具有比第一驱动电压VDl更高的电势。因此，高压NMOS晶体管Tr 13和Tr 14被增加，以使用由第一驱动电压VDl操作的低压NMOS晶体管Tr 15和Tr 16。低压NMOS晶体管Trl5和Trl6的漏极电压是通过从偏置电压VBl分别减去高压 NMOS晶体管Trl3和Trl4的栅极-源极电压VGS而获得的值。因此，电压生成电路4生成并提供了适用于低压NMOS晶体管Trl5和Trl6的正常工作的电压VB1。在这种情况下，NMOS晶体管Trl3和Trl4的漏极电压大致变成重复第二驱动电压VD2和OV (S卩，GND)的切换电压。为了这个目的，必须使用高压NMOS晶体管，以使转换电路在为高电压的第二驱动电压下正常工作。同样地，配置适于电路的工作电压的元件，从而获得期望的电平转换信号。高压PMOS晶体管Trll和Tr 12的漏极分别连接至高压NMOS晶体管Tr 13和Tr 14 的漏极。因此，当高压PMOS晶体管Trll (Trl2)彼此锁存连接时，必须使用高压元件以使输出信号仅对被输入信号的转换起反应。通过这种配置，有可能获得稳定的逻辑转换操作。在传统电平转换器中，使用NMOS晶体管Trl5和Trl6来获得快速的工作特性。然而，必须增加高压NMOS晶体管作为低压和高压隔离元件，从而使用低压NMOS晶体管Trl5和Trl6。因此，高压元件的影响依然存在，并且通过低压NMOS晶体管Trl5和Trl6与高压 NMOS晶体管Trl3和Trl4之间的相互作用来确定输入侧的工作特性。如传统电平转换器的工作中所描述，由于高压NMOS晶体管Trl3和Trl4的使用， 必须使用高压PMOS晶体管Trll和Trl2作为执行锁存器的操作的元件。因此，处于负载侧的锁存器的工作特性受到高压元件的影响。电平被转换的输出信号大致执行第二驱动电压VD2与接地电压GND之间的转换。 然而，用于处理电平被转换的输出信号的电路必须被配置为高压元件。因此，增加了高压元件的尺寸，并降低了高压元件的工作速度。
技术实现思路
因此，本专利技术致力于解决现有技术中所出现的问题，并且本专利技术的目的是提供一种电平转换电路，其能够通过允许转换电路和栅极驱动器工作在低电压下来减少系统的整体工作电压并实现快速的工作速度。为了实现上述目的，根据本专利技术的一个方面，提供了一种电平转换电路，包括输入电路210，被配置为接收输入信号Vini并输出同相输入信号Vin和反相输入信号Vinb，输入信号Vini的电压电平位于接地电压GND与第一驱动电压Vdi之间，同相输入信号Vin的相位与输入信号Vini的相位相同，反相输入信号Vinb的相位与输入信号Vini的相位相反；转换电路220，被配置为接收从输入电路输出的同相输入信号Vin和反相输入信号Vinb，并将所接收的信号转换成输出信号Vott，输出信号Vott的电压电平位于接地电压GND与高于第一驱动电压Vdi的第二驱动电压Vd2之间；栅极驱动器230，被配置为接收输出信号Vtm并输出驱动信号Ve ；以及输出切换装置240，被配置为接收从栅极驱动器230输出的驱动信号Ve并输出切换电压Vsw。转换电路220可包括第一 NMOS晶体管匪1，具有连接至接地电压GND的源极端和施加有同相输入信号Vin的栅极端；第二 NMOS晶体管匪2，具有连接至接地电压GND的源极端和施加有反相输入信号Vinb的栅极端；第一齐纳二极管ZDl，具有连接至第一 NMOS晶体管匪1的漏极端的第一端和连接到第二驱动电压Vd2的第二端；第二齐纳二极管ZD2，具有连接至第二 NMOS晶体管匪2的漏极端的第一端和连接至第二驱动电压Vd2的第二端；第一 PMOS晶体管PM1，具有连接至第一 NMOS晶体管匪1的漏极端的漏极端、连接至第二驱动电压Vd2的源极端、以及连接至第二 NMOS晶体管匪2的漏极端的栅极端；以及第二 PMOS晶体管PM2，具有连接至第二 NMOS晶体管匪2的漏极端的漏极端、连接至第二驱动电压Vd2的源极端、以及连接至第一 PMOS晶体管PMl的漏极端的栅极端。转换电路220可包括第一 NMOS晶体管匪1，具有连接至接地电压GND的源极端和施加有同相输入信号Vin的栅极端；第二 NMOS晶体管匪2，具有连接至接地电压GND的源极端和施加有反相输入信号Vinb的栅极端；第三PMOS晶体管PM3，具有连接至第一 NMOS晶体管匪1的漏极端的漏极端和施加有切换电压Vsw的栅极端；第四PMOS晶体管PM4，具有连接至第二 NM0s晶体管匪2的漏极端的漏极端和施加有切换电压Vsw的栅极端；第一 PMOS晶体管PMl，具有连接至第三PMOS晶体管PM3的源极端的漏极端、连接至第二驱动电压Vd2的源极端、以及连接至第四PMOS晶体管PM4的源极端的栅极端；以及第二 PMOS晶体管PM2， 具有共同连接至第四PMOS晶体管PM4的源极端和输出信号Vtm的漏极端、连接至第二驱动电压Vd2的源极端、以及连接至第一 PMOS晶体管PMl的漏极端的栅极端。输入电路210可包括第一反相器，被驱动于第一驱动电压Vdi与接地电压GND之间，以将使输入信号Vini反相而获得的反相输入信号Vinb输出；以及第二反相器，被驱动于第一驱动电压Vdi与接地电压GND之间，以将使反相输入信号Vinb反相而获得的同相输入信号Vin输出。栅极驱动器230可包括第三反相器231，被驱动于第二驱动电压Vd2与切换电压 Vsw之间，以将使输出信号Vqut反相而获得的输出信号输出；以及第四反相器232，被驱动于第二驱动电压Vd2与切换电压Vsw之间，以将使反相输出信号Vott反相而获得的驱动信号Ve 输出。输出切换装置240可具有连接至切换电压Vsw的源极端、连接至第三驱动电压Vd3 的漏极端、本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：金成烈，柳童烈，李秉燦，
申请(专利权)人：AD技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。