提供执行DRAM刷新操作的存储电路、系统和模块及其操作方法。其中存储器模块可以包括多个动态存储器件，每个动态存储器件可以包括动态存储单元阵列，其中具有各个区域，其中该多个动态存储器件可以被配置为响应于命令操作各个区域。DRAM管理单元可以在该模块上并且耦接到该多个动态存储器件，并且可以包括存储器件操作参数存储电路，该存储器件操作参数存储电路被配置为存储各个区域的存储器件操作参数以影响各个区域响应于命令的操作。
【技术实现步骤摘要】
本专利技术构思涉及半导体器件的领域，更具体地，涉及动态随机存取存储器件的刷新。
技术介绍
广泛用在高性能电子系统中的半导体器件已经在容量和速度方面都有了改善。动态随机存取存储器(DRAM)是存储与电容器中的电荷对应的数据的易失性存储器。存储在电容器中的电荷可能泄漏以致在数据的状态可能不可靠的点发生退化之前其中的数据可能仅仅保持有限的时间。为了解决DRAM中的数据保持，已经实施了各种策略。为了 DRAM在各种领域的通用使用，各种策略的大部分由存储器控制器或中央处理单元(CPU)运行。
技术实现思路
根据本专利技术构思的实施例可以提供用于执行DRAM刷新操作的存储电路、系统和模块以及操作方法。按照这些实施例，存储器模块可以包括多个动态存储器件，每个可以包括动态存储单元阵列，其中动态存储单元阵列具有各个区域，其中该多个动态存储器件可以被配置为响应于命令操作各个区域。DRAM管理单元可以在该模块上并且耦接到该多个动态存储器件，并且可以包括存储器件操作参数存储电路，该存储器件操作参数存储电路被配置为存储各个区域的存储器件操作参数以影响各个区域响应于命令的操作。在根据本专利技术构思的一些实施例中，存储器件操作参数可以包括刷新操作参数， 用于影响在各个区域中执行的刷新操作。在根据本专利技术构思的一些实施例中，DRAM管理单元可以被配置为响应于与第一区域有关的第一刷新操作参数控制第一区域的刷新以及响应于与第二区域有关的第二刷新操作参数控制第二区域的刷新。在根据本专利技术构思的一些实施例中，动态存储器管理电路可以包括动态随机存取存储器(DRAM)操作参数存储电路，包括在DRAM管理单元中，其中该DRAM操作参数存储电路可以被配置为存储DRAM的各个区域的刷新操作参数，该刷新操作参数被配置为单独影响各个区域的刷新操作。在根据本专利技术构思的一些实施例中，该刷新操作参数可以包括刷新字段值，被配置为对于每一个区域，基于对于每一个区域的刷新字段值与指示刷新时间间隔的当前部分的主时间间隔标记的比较，来指示是否将执行请求的对于每一个区域的刷新操作。在根据本专利技术构思的一些实施例中，当对于相关区域的刷新字段值与主时间间隔标记匹配时，执行请求的刷新操作，以及当对于相关区域的刷新字段值与主时间间隔标记不匹配时，不执行请求的刷新操作。在根据本专利技术构思的一些实施例中，指示刷新时间间隔的当前部分的主时间间隔标记可以是刷新时间间隔的上半部分或刷新时间间隔的下半部分。在根据本专利技术构思的一些实施例中，刷新驱动器电路可以可操作地耦接到DRAM操作参数存储电路，并且可以被配置为，如果基于与主时间间隔标记的比较，当前操作的地址被调度用于刷新时间间隔的当前部分期间的后期的刷新请求，则将对于当前操作针对的区域的刷新字段值反转。在根据本专利技术构思的一些实施例中，刷新驱动器电路可以可操作地耦接到DRAM 操作参数存储电路，其可以被配置为，如果基于与主时间间隔标记的比较，当前操作的地址被调度用于刷新时间间隔的当前部分中的前期的刷新请求但是被跳过，则将对于当前操作针对的区域的刷新字段值反转。在根据本专利技术构思的一些实施例中，刷新操作参数可以包括双保持字段值，被配置为对于每一个区域指示用于此的多个不同的刷新时间间隔之一。在根据本专利技术构思的一些实施例中，该双保持字段值可以基于作为刷新频率的函数的各个区域中的单元的数据保持的确定而分配给各个区域。在根据本专利技术构思的一些实施例中，具有较小数据保持的第一区域被分配指示更频繁的刷新的双保持字段值，以及具有较大数据保持的第二区域被分配指示比第一区域较不频繁的刷新的双保持字段值。在根据本专利技术构思的一些实施例中，该刷新操作参数可以是双保持字段值，被配置为对于每一个区域，基于对于每一个区域的双保持字段值与指示低频刷新时间间隔的当前部分的主时间间隔标记的比较，来指示是否将执行请求的对于每一个区域的刷新操作。在根据本专利技术构思的一些实施例中，请求的刷新操作可以总是在对于为其请求刷新操作的相关区域的双保持字段值包括小于低频刷新时间间隔的最高频率刷新时间间隔时执行。在根据本专利技术构思的一些实施例中，请求的刷新操作可以在对于为其请求刷新操作的相关区域的双保持字段值与该主时间间隔标记匹配时执行，以及在该双保持字段值与该主时间间隔标记不匹配时不执行。在根据本专利技术构思的一些实施例中，请求的刷新操作可以在对于为其请求刷新操作的相关区域的双保持字段值与该主时间间隔标记的最低有效位匹配时执行，以及在该双保持字段值与该主时间间隔标记的最低有效位不匹配时不执行。在根据本专利技术构思的一些实施例中，请求的刷新操作可以在对于为其请求刷新操作的相关区域的双保持字段值与该主时间间隔标记的所有位匹配时执行，以及在该双保持字段值不与该主时间间隔标记的所有位匹配时不执行。在根据本专利技术构思的一些实施例中，DRAM操作参数存储电路可以是包括对于每一个区域的单独的刷新字段值的寄存器电路。在根据本专利技术构思的一些实施例中，刷新时间间隔可以是在其内刷新DRAM中的单元以保持数据的特定时间间隔。在根据本专利技术构思的一些实施例中，存储器模块可以是在该模块上的多个动态存储器件，每个动态存储器件包括动态存储单元阵列，动态存储单元阵列在其中具有各个页， 该多个动态存储器件被配置为响应于命令操作各个页。存储器件操作参数存储电路可以包括在该模块上的存储器缓冲器件中，并且可以可操作地耦接到该多个动态存储器件，其中该存储器件操作参数存储电路可以被配置为存储对于各个页的存储器件操作参数，以影响各个页响应于命令的操作。在根据本专利技术构思的一些实施例中，存储器模块可以在该模块上包括多个动态存储器件，其中每个动态存储器件可以包括动态存储单元阵列，动态存储单元阵列在其中具有各个页。DRAM管理单元可以耦接到该多个动态存储器件以及耦接到该模块的外部接口， 包括动态存储器件操作参数存储电路，该动态存储器件操作参数存储电路可以被配置为存储对于各个页的每一个的各个刷新操作参数以影响各个页的每一个中的刷新操作。在根据本专利技术构思的一些实施例中，存储器系统可以包括存储器控制设备，被配置为将数据写入存储器系统以及读取存储器系统中的数据；以及存储器模块，耦接到该存储器控制器设备，存储器模块可以在该模块上包括多个动态存储器件，每个动态存储器件可以包括动态存储单元阵列，动态存储单元阵列在其中具有各个区域，该多个动态存储器件可以被配置为响应于存储器控制器设备的操作来操作各个区域。DRAM管理单元可以在该模块上并且可以耦接到该多个动态存储器件，以及可以包括存储器件操作参数存储电路， 该存储器件操作参数存储电路被配置为存储对于各个区域的刷新操作参数以影响各个区域响应于存储器控制器设备的操作的操作。在根据本专利技术构思的一些实施例中，堆叠式存储器件可以包括第一集成电路层， 包括DRAM管理单元，包括存储器件操作参数存储电路，该存储器件操作参数存储电路可以被配置为存储对于动态存储单元阵列的各个区域的每一个的存储器件操作参数以影响各个区域响应于命令的操作。第二集成电路层可以位于第一集成电路层上，通过直通硅孔耦接到第一集成电路层，包括该动态存储单元阵列，动态存储单元阵列在其中具有各个区域。附图说明图1是根据本专利技术构思的示范性实施例的存储器模块和存储器系统的框图。图2是根据本专利技术构思的本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：朴哲佑，全永铉，崔周善，黄泓善，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。