一种可参量化专用指令集处理器设计平台制造技术

本发明专利技术公开了一种可参量化专用指令集处理器设计平台，包括通用寄存器个数选择模块、总线位宽选择模块、数据存储器类型选择模块、程序控制指令选择模块、算术逻辑运算指令选择模块、目标处理器生成模块、可重定向汇编器。本发明专利技术对于不同的应用领域，根据用户选择的相关参数，在专用指令集处理器核的结构框架内生成最优的、最节省资源的专用指令集处理器核，缩短了专用指令集处理器的设计周期。可重定向汇编器根据用户选择的参数即可将汇编器定位到目标处理器上，将汇编源程序翻译为目标处理器的机器代码，降低了编程人员的工作量，从而提高了工作效率。

【技术实现步骤摘要】

本专利技术属于数字信号处理
，更进一步涉及到一种可参量化专用指令集处理器设计平台。该设计平台对于不同的应用领域，根据用户选择的相关参数，在专用指令集处理器核的结构框架内生成最优的、最节省资源的专用指令集处理器核。
技术介绍
专用指令集处理器技术是近几年发展较快的一项技术，它的提出是一项具有重大意义的创新，特别是在嵌入式微处理器领域当中，专用指令集处理器的应用已经成为一种设计趋势。专用指令集处理器的核心思想是针对某种特定的应用领域，开发出与之相对应的专用指令集和体系结构且可以高效运行目标算法的专用处理器。专用指令集处理器的设计一般包括两个方面，硬件结构设计和软件设计即专用汇编器与编译器的设计。西安电子科技大学申请的专利“适于数字信号处理应用的专用指令集微处理系统”(专利申请号200910021540. 7，公开号CN101504599A)公开了一种适于数字信号处理应用的专用指令集微处理系统及设计方法，根据典型数字信号处理应用，采用16位精简指令集微处理器结构进行设计，整个系统包括算术运算单元、通用寄存器单元、数据地址产生单元、程序定序单元、数据存储单元、数据交换寄存器单元。该专利申请技术的不足之处是专用指令集处理器的硬件结构固定，对于不同的应用领域，该体系结构适应性较差且资源利用率较低，需要人工裁剪才能满足应用要求，延长了专用指令集处理器的设计周期。另外，裁剪后的电路没有专门的汇编器支持，应用此专用指令集处理器需要编写机器代码，增加了编程人员的工作量，降低了工作效率。
技术实现思路
本专利技术的目的在于克服上述现有技术的不足，提出一种可参量化专用指令集处理器设计平台。本专利技术实现的思路是，提供一种可参量化专用指令集处理器设计平台，对于不同的应用领域，根据用户选择的相关参数，在专用指令集处理器核的结构框架内生成最优的、 最节省资源的专用指令集处理器核。本专利技术包括通用寄存器个数选择模块、总线位宽选择模块、数据存储器类型选择模块、程序控制指令选择模块、算术逻辑运算指令选择模块、目标处理器生成模块、可重定向汇编器；其中通用寄存器个数选择模块用于配置目标处理器的通用寄存器文件，并向目标处理器生成模块传递参数值；总线位宽选择模块用于配置目标处理器数据总线位宽、数据/程序存储器地址总线位宽，并向目标处理器生成模块传递参数值；数据存储器类型选择模块用于配置目标处理器数据存储器的类型，并向目标处理器生成模块传递参数值；程序控制指令选择模块用于裁剪程序控制指令，配置目标处理器硬件电路，并向目标处理器生成模块传递参数值；算术逻辑运算指令选择模块用于裁剪算术逻辑运算指令，配置目标处理器的功能单元电路，并向目标处理器生成模块传递参数值；目标处理器生成模块用于接收用户选择的各项参数值，生成并保存目标专用指令集处理器的硬件电路，以硬件描述语言Verilog HDL文件的形式导出；可重定向汇编器用于用户编写应用程序，并接收用户选定的参数值，将应用程序汇编成目标处理器的机器代码，保存并导出生成的机器代码文件、程序存储器的硬件描述语言Verilog HDL文件、资源使用率文件。本专利技术与现有技术相比具有以下优点第一、由于本专利技术在设计专用指令集处理器硬件结构时，采用了参数可选择、指令可裁剪的参量化设计，克服了现有技术中硬件结构固定的不足，本专利技术可以应用于不同的
，在专用指令集处理器核的结构框架内生成最优、最节省资源的专用指令集处理器核，提高了专用指令集处理器的处理速度与电路资源的利用效率。第二、由于本专利技术在设计专用指令集处理器时，提供了一种可参量化设计平台，克服了现有技术中对于不同应用领域需要重新设计专用指令集处理器的不足，本专利技术用户只需要在设计平台上选择相应的参数即可生成所需的最优目标专用指令集处理器，缩短了专用指令集处理器的设计周期。第三、由于本专利技术在设计专用指令集处理器时，提供了可重定向汇编器，克服了现有技术中无法将汇编器定位到不同目标处理器的不足，本专利技术对于不同应用领域编程人员用汇编语言编写应用程序代码，根据用户选择的参数即可将汇编器定位到目标处理器上， 将汇编源程序翻译为目标处理器的机器代码，降低了编程人员的工作量，从而提高了工作效率。附图说明图1为本专利技术的结构图；图2为利用本专利技术设计的专用指令集处理器电路结构图。 具体实施例方式下面结合附图对本专利技术做进一步的详细描述。参照图1，本专利技术包括通用寄存器个数选择模块、总线位宽选择模块、数据存储器类型选择模块、程序控制指令选择模块、算术逻辑运算指令选择模块、目标处理器生成模块、可重定向汇编器。通用寄存器个数选择模块用于配置目标处理器的通用寄存器文件，并向目标处理器生成模块传递参数值。通用寄存器个数有8个、16个、32个三种选择，若用于小规模数据处理应用，数据存储器与运算功能单元之间数据交换量小，可选择8或16个寄存器；若用于大规模数据处理应用，数据存储器与运算功能单元之间数据交换量大，可选择32个寄存ο总线位宽选择模块用于配置目标处理器数据总线位宽、数据/程序存储器地址总4线位宽，并向目标处理器生成模块传递参数值。数据总线位宽选择范围为8位、16位、18位、 24位、32位，若应用于大规模并行处理的典型应用，数据总线位宽可选择8位、16位、18位； 若应用于复杂应用，数据总线位宽可选择M位、32位。数据/程序存储器地址总线位宽选择范围为9位、10位、11位、12位，用户根据具体处理数据量的大小和程序的复杂程度，选择响应的数据/程序地址总线位宽。数据存储器类型选择模块用于配置目标处理器数据存储器的类型，并向目标处理器生成模块传递参数值。数据存储器类型有单页存储、双页存储两种选择类型。数据的输入/输出若采用乒乓操作，数据存储器选择双页存储类型，否则，数据存储器选择单页存储类型。程序控制指令选择模块用于裁剪程序控制指令，配置目标处理器硬件电路，并向目标处理器生成模块传递参数值。可供选择的指令为跳转指令，具体包括为“零”跳转、为 “负”跳转、有“进位”跳转、有“溢出”跳转、“大于”跳转、“小于”跳转、无条件跳转。在具体应用中，用户在该模块内选择所需的跳转指令，不需要的跳转指令可不选，在产生目标处理器电路时，没有选择的跳转指令就没有相应的执行电路，节省了电路资源。算术逻辑运算指令选择模块用于裁剪算术逻辑运算指令，配置目标处理器的功能单元电路，并向目标处理器生成模块传递参数值。可供选择的指令为算术运算指令、逻辑运算指令、移位指令、乘指令、乘后累加指令。算术运算指令包括加、带进位加、减、带借位减； 逻辑运算指令包括逻辑“非”、逻辑“与”、逻辑“或”、逻辑“异或”;移位指令包括左移、逻辑右移、算术右移、无移位。在具体应用中，该模块指令的裁剪方式同程序控制指令选择模块，用户只需选择所需的运算指令，在产生目标处理器电路时，没有选择的运算指令就没有相应的功能单元电路。目标处理器生成模块用于接收用户选择的各项参数值，生成并保存目标专用指令集处理器的硬件电路，以硬件描述语言Verilog HDL文件的形式导出。用户选择的各项参数通过平台内部的消息响应函数，对参数进行赋值并保存，这些已赋值的参数通过接口函数控制文件字符流输出的方式，产生并保存目标处理器电路，以硬件描述语言Verilog HDL 文件的形本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：张犁，李娇娇，李甫，封勇福，石光明，宋云朋，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：