一种提高写入速度的浮体动态随机存储器单元，包括：形成在底层硅上的氧埋层，所述氧埋层上方设置有若干第一MOS管和第二MOS管，每一个MOS管底部为衬底，衬底的两端接触浅沟槽隔离，所述衬底靠近所述浅沟槽隔离的上端分别设置有源端和漏端，所述源端和漏端之间的衬底上具有沟道，所述沟道的上方设置有栅极，所述栅极位于所述MOS管两端浅沟槽之间正中位置，所述漏端远离所述浅沟槽隔离的一侧具有第一掺杂离子区域，所述源端远离所述浅沟槽隔离的一侧具有第二掺杂离子区域，所述第一掺杂离子区域的面积比所述第二掺杂离子区域的面积大；所述栅极与所述漏端在竖直方向上的交叠区域比所述栅极与源端在竖直方向上的交叠区域大。
【技术实现步骤摘要】
本专利技术涉及一种浮体效应存储单元(Floating Body Cell,即FBC)的结构以及制作方法，属于半导体制备
，尤其涉及一种高写入速度存储器单元及其制作方法。
技术介绍
嵌入式动态存储技术的发展已经使得大容量DRAM在目前的系统级芯片(SOC)中非常普遍。大容量嵌入式动态存储器(eDRAM)给SOC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态存储器(eDRAM)的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难。其制作工艺与CMOS超大规模集成电路工艺非常不兼容，限制了它在嵌入式系统芯片中的应用。浮体效应存储单元(Floating Body Cell，即FBC)是一种利用浮体效应(Floating Body Effect，即FBE)的动态随机存储器单元，其原理是利用绝缘体上硅(Silicon on Insulator,即S0I)器件中氧埋层(BOX)的隔离作用所带来的浮体效应，将被隔离的浮体 (Floating Body)作为存储节点，实现写“1”和写“0”。参考图1A 1B所示出的现有技术，其公开了 FBC的工作原理。在图IA中以NMOS为例，在栅极(G)和漏端(D)端加正偏压，器件导通，由于横向电场作用，电子在漏端附近与硅原子碰撞电离，产生电子空穴对，一部分空穴被纵向电场扫入衬底，形成衬底电流，由于有氧埋层的存在，衬底电流无法释放，使得空穴在浮体积聚，定义为第一种存储状态，可定义为写“ 1 ”，写“0”的情况如图IB所示，在栅极上施加正偏压，在漏端上施加负偏压，通过PN 结正向偏置，空穴从浮体发射出去，定义为第二种存储状态。由于衬底电荷的积聚，会改变器件的阈值电压(Vt)，可以通过电流的大小感知这两种状态造成阈值电压的差异，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，使得其工艺流程完全与CMOS 工艺兼容，同时可以构成密度更高的存储器。要取代传统eDRAM应用于嵌入式系统芯片中，现有的浮体动态随机存储器单元的写入速度还需要进一步提高，浮体效应存储单元在写“ 1”时，即载流子在衬底积聚的过程中，写“1”的速度是由衬底电流的大小决定的。因此，提供一种能够提高浮体效应存储单元的衬底电流，从而提高浮体效应存储单元的写入速度并提高浮体效应存储单元的性能的浮体动态随机存储器单元及其制作方法就显得尤为重要了。
技术实现思路
本专利技术的目的是在于增大浮体效应存储单元的衬底电流，从而提高浮体效应存储单元的写入速度并提高浮体效应存储单元的性能。本专利技术公开一种高写入速度存储器单元，包括形成在底层硅上的氧埋层，所述氧埋层上方设置有若干第一 MOS管和第二 MOS管，每一个MOS管底部为衬底，衬底的两端接触浅沟槽隔离，所述衬底靠近所述浅沟槽隔离的上端分别设置有源端和漏端，所述源端和漏端之间的衬底上具有沟道，所述沟道的上方设置有栅极，所述栅极位于所述MOS管两端浅沟槽之间正中位置，其中所述漏端远离所述浅沟槽隔离的一侧具有第一掺杂离子区域，所述源端远离所述浅沟槽隔离的一侧具有第二掺杂离子区域，所述第一掺杂离子区域的面积比所述第二掺杂离子区域的面积大；所述栅极与所述漏端在竖直方向上的交叠区域比所述栅极与源端在竖直方向上的交叠区域大；所述第一掺杂离子区域与沟道之间的距离比所述第二掺杂离子区域与沟道之间的距离短。上述的高写入速度浮体动态随机存储器单元，其中，第一 MOS管中的掺杂离子为五价元素，所述第一 MOS管为NMOS管，所述第二 MOS管中的掺杂离子为三价元素，所述第二 MOS管为PMOS管。根据本专利技术的另一方面，还公开一种上述的高写入速度存储器单元的制作方法， 先在衬底上形成若干间隔的P阱和N阱用以制作第一 MOS管和第二 MOS管，相邻的N阱和 P阱之间用一浅沟槽隔离，在所述N阱上形成第一多晶硅栅，在所述P阱上形成第二多晶硅栅，接着进行轻掺杂漏注入工艺，其中，所述轻掺杂漏注入工艺采用斜角注入的方式，注入的方向为从与MOS管漏端呈锐角指向MOS管源端方向。上述的制作方法，其中，所述轻掺杂漏注入工艺包括如下步骤淀积第一阻挡层覆盖第一 MOS管和第二 MOS管，再刻蚀去除覆盖在第二 MOS管上方的第一阻挡层部分，使第二 MOS管暴露； 斜向注入三价元素；淀积第二阻挡层覆盖剩余的第一阻挡层和暴露第二 MOS管，再刻蚀去除覆盖在第一 MOS管上方的第一阻挡层部分，使第一 MOS管暴露； 斜向注入五价元素。上述的制作方法，其中，所述所述第一 MOS管为NMOS管，所述第二 MOS管为PMOS管。本专利技术通过在轻掺杂漏端注入(Lightly Doped Drain,即LDD)工艺中，采取斜角注入的方法，提高了漏端与栅极交叠区域，增大了衬底电流，提高了浮体效应存储单元的写入速度。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本专利技术的主旨。在附图中，为清楚明了，放大了部分部件。图IA为现有技术的浮体效应存储单元写“1”的过程； 图IB为现有技术的浮体效应存储单元写“0”的过程；图2为现有技术中轻掺杂漏端注入的示意图； 图3示出了根据本专利技术的，斜角轻掺杂漏端注入后器件截面图。具体实施例方式以下结合附图及具体实施方式对本专利技术进行进一步详细说明。此处所描述的具体实施方式仅用于解释本专利技术，并不用于限定本专利技术的保护范围。参考图3所示的器件截面图，本专利技术制作的高写入速度存储器单元，包括形成在底层硅1上的氧埋层2，所述氧埋层2上方设置有若干第一 MOS管和第二 MOS管，每一个 MOS管底部为衬底3，衬底3的两端接触浅沟槽隔离STI，所述衬底3靠近所述浅沟槽隔离的上端分别设置有源端11和漏端12，所述源端和漏端之间的衬底3上具有沟道(图3中未表示)，所述沟道的上方设置有栅极10，所述栅极10位于所述MOS管两端浅沟槽之间正中位置，其中所述漏端12远离所述浅沟槽隔离的一侧具有第一掺杂离子区域101，所述源端11 远离所述浅沟槽隔离的一侧具有第二掺杂离子区域102，所述第一掺杂离子区域101的面积比所述第二掺杂离子区域102的面积大；所述栅极10与所述漏端12在竖直方向上的交叠区域a比所述栅极10与源端11在竖直方向上的交叠区域(图3中未标示)大；所述第一掺杂离子区域101与沟道之间的距离比所述第二掺杂离子区域102与沟道之间的距离短。对比图2所示的现有技术中轻掺杂漏端注入的示意图，可见轻掺杂漏端注入是竖直注入的，这对提高存储器单元写入速度是无益的。而如图3所示，本专利技术的器件使得电离的空穴在更大范围的纵向电场作用下被扫入衬底，增加了衬底电流，提高了浮体效应存储单元的写入速度。在一个具体实施例中，第一 MOS管中的掺杂离子为五价元素，所述第一 MOS管为 NMOS管，所述第二 MOS管中的掺杂离子为三价元素，所述第二 MOS管为PMOS管。具体地，所述五价元素为砷。具体地，所述三价元素为硼。本专利技术的高写入速度存储器单元的制作方法也可以参考图3来理解，先在衬底上形成若干间隔的P阱和N阱本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：俞柳江，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。