系统级封装技术方案

本发明专利技术描述系统级封装或多芯片模块，其可包括位于多层聚合物结构中的多层芯片、位于所述多层芯片上的芯片上金属凸块、位于所述多层聚合物结构中的芯片内金属凸块和位于所述多层聚合物结构中的图案化金属层。位于所述多层聚合物结构中的所述多层芯片可经由所述芯片上金属凸块、所述芯片内金属凸块和所述图案化金属层而彼此连接或连接到外部电路。所述系统级封装可经由焊料凸块、金属凸块或线接合线而连接到外部电路。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及系统级封装，且更特定来说，涉及利用芯片上的金属凸块和芯片内金属凸块以在堆叠芯片之间实现电互连的系统级封装。
技术介绍
半导体晶片经加工以制成装置密度不断增加且特征几何形状不断缩小的IC(集成电路)芯片。需要多个导电层和绝缘层以使位于不同层中的大量半导体装置(例如有源和无源装置，例如TFT、CM0S、电容器、电感器、电阻器等)能够互连和隔离。所述大规模集成使各个层和半导体装置之间的电连接数目增加。其还使所得IC芯片的引线数目增加。这些引线经由IC芯片的钝化层而暴露，终止于允许连接到芯片封装中的外部接触结构的I/O 垫。晶片级封装(WLP)通常是指以晶片级封装IC芯片的技术，而非在晶片切块后装配每一个别单元的封装的传统工艺。WLP允许在通过将最终组合件切块成芯片载体封装(例如球栅阵列(BGA)封装)进行单一化前，以晶片级集成晶片制造、封装、测试和预烧。WLP所提供的优势包括尺寸较小(占据面积和厚度减小)、重量较轻、组装工艺相对较简易、总生产成本较低和电性能有所改进。因此，WLP使装置所经历的从硅起始到客户装运的制造工艺成流水线作业。虽然WLP为IC芯片封装的高产量和低成本途径，但其在可制造性和结构可靠性方面提出重大挑战。
技术实现思路
本专利技术是针对于系统级封装或多芯片模块(MCM)，其包括位于多层聚合物结构中的多层芯片、位于所述多层芯片上的芯片上金属凸块、位于所述多层聚合物结构中的芯片内金属凸块和位于所述多层聚合物结构中的图案化金属层。位于所述多层聚合物结构中的多层芯片可经由所述芯片上金属凸块、所述芯片内金属凸块和所述图案化金属层而彼此连接或连接到外部电路或结构，例如母板、球栅阵列(BGA)衬底、印刷电路板、金属衬底、玻璃衬底或陶瓷衬底。所述系统级封装或多芯片模块可经由焊料凸块、金属凸块或线接合线而连接到外部电路或结构。本专利技术的示范性实施例提供系统级封装或多芯片模块，其具有位于多层聚合物结构中的多层芯片且使用位于所述多层芯片上和所述多层聚合物结构中的金属凸块以在芯片之间实现电互连。本专利技术的示范性实施例提供一种方法，其包括将具有芯片上金属凸块的芯片粘附到具有芯片内金属凸块的衬底，接着囊封所述芯片和所述衬底，随后进行抛光或研磨以暴露芯片上金属凸块与芯片内金属凸块，接着在经抛光或研磨的表面上形成金属互连件，且接着重复上述工艺以集成第二、第三、第四等层芯片。此外，示范性实施例可为制造因芯片内金属凸块和芯片上金属凸块的精细间距而在芯片之间具有良好电磁场屏蔽和高布线密度的多层芯片集成提供便利。此外，示范性实施例可在高硅利用率下制造多层芯片集成。现将通过对说明性实施例、附图和权利要求书的以下详细描述的检视，使本专利技术的这些以及其它组件、步骤、特征、益处和优势变得明朗。附图说明图式揭示本专利技术的说明性实施例。其并未陈述所有实施例。可另外或替代地使用其它实施例。为节省空间或更有效地说明，可省略显而易见或不必要的细节。相反，可实施一些实施例而不揭示所有细节。当相同数字出现在不同图式中时，其是指相同或类似组件或步骤。当以下描述连同附图一起阅读时，可更充分地理解本专利技术的方面，所述附图的性质应视为说明性而非限制性的。所述图式未必按比例绘制，而是强调本专利技术的原理。在图式中图1-9、图11-36和图38-52为展示根据本专利技术的一实施例形成系统级封装或多芯片模块的工艺的横截面视图；图10为图9中所示的半成品装置的示意性俯视透视图；图37为图36的图案化金属层7的示意性俯视透视图；图53和图M为展示根据本专利技术的一实施例形成系统级封装或多芯片模块的工艺的横截面视图；图55展示根据本专利技术的一实施例的系统级封装或多芯片模块的横截面视图；图56为图55中所示的图案化金属层7的示意性俯视透视图；图57-67为展示根据本专利技术的一实施例形成系统级封装或多芯片模块的工艺的横截面视图；图68-73为展示根据本专利技术的一实施例形成系统级封装或多芯片模块的工艺的横截面视图；图74展示根据本专利技术的一实施例的模块的横截面视图；图75为图74中所示的模块的图案化金属层7的示意性俯视透视图；图76-84为展示根据本专利技术的一实施例形成系统级封装或多芯片模块的工艺的横截面视图；图85展示根据本专利技术的一实施例的电子装置的横截面视图；图86和图95为各自展示根据本专利技术的一实施例的介于两个芯片之间的接口电路的电路图；图87和图90展示根据本专利技术的一实施例的各自包括两级级联芯片间接收器和芯片间ESD(静电放电)电路的芯片间电路；图88和图89展示根据本专利技术的一实施例的各自包括两级级联芯片间驱动器和芯片间ESD(静电放电)电路的芯片间电路；图91和图94展示根据本专利技术的一实施例的两级级联芯片外接收器；图92和图93展示根据本专利技术的一实施例的两级级联芯片外驱动器；图96-101展示根据本专利技术的一实施例如何计算芯片的ESD单元的作用面积和界定由ESD单元中的一者或一者以上构成的ESD电路的尺寸；图102和图103展示根据本专利技术的一实施例如何界定或计算MOS晶体管的物理通道宽度和物理通道长度；图104展示根据本专利技术的一实施例的系统级封装或多芯片模块的横截面视图；图105展示根据本专利技术的一实施例的芯片的示意性俯视透视图；图106A-106H展示关于图105中所说明的芯片900的八个替代物的示意性横截面视图；图107A-107D展示根据本专利技术的一实施例形成芯片的工艺；图107E展示根据本专利技术的一实施例的芯片的横截面视图；图107F展示根据本专利技术的一实施例的芯片的横截面视图；图107G-107K为展示根据本专利技术的一实施例形成系统级封装或多芯片模块的工艺的横截面视图；图107L展示根据本专利技术的一实施例的系统级封装或多芯片模块的横截面视图；图108A-108F为展示根据本专利技术的一实施例形成系统级封装或多芯片模块的工艺的横截面视图；图109A-109T为展示根据本专利技术的一实施例形成系统级封装或多芯片模块的工艺的横截面视图；图109U展示图109T中所示的系统级封装或多芯片模块的图案化金属层5的示意性俯视透视图；以及图IlOA和图IlOB为各自展示根据本专利技术的一实施例的介于两个芯片之间的接口电路的电路图。虽然在图式中已描绘某些实施例，但所属领域的技术人员应了解，所描绘的实施例为说明性的，且可在本专利技术的范围内构想并实施那些所示实施例的变化以及本文所述的其它实施例。具体实施例方式现描述说明性实施例。可另外或替代地使用其它实施例。为节省空间或更有效地呈现，可省略显而易见或不必要的细节。相反，可实施一些实施例而不揭示所有细节。本专利技术的方面是针对于系统级封装或多芯片模块(MCM)，其包括位于多层聚合物结构中的多层芯片、位于所述多层芯片上的芯片上金属凸块、位于所述多层聚合物结构中的芯片内金属凸块和位于所述多层聚合物结构中的图案化金属层。位于所述多层聚合物结构中的多层芯片可经由所述芯片上金属凸块、所述芯片内金属凸块和/或所述图案化金属层而彼此连接或连接到外部电路或结构，例如母板、球栅阵列(BGA)衬底、印刷电路板、金属衬底、玻璃衬底和/或陶瓷衬底。所述系统级封装或多芯片模块可经由焊料凸块、金属凸块和/或线接合线而连接到外部电路或结构。图1-52展示根据本专利技术的一示范性实施例形成系统级封装或多芯片模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：林茂雄，李进源，
申请(专利权)人：米辑电子股份有限公司，
类型：发明
国别省市：