本发明专利技术提供SiC结势垒肖特基二极管，包括肖特基金属下的P型区，所述肖特基金属下的P型区分别由P+-SiC和P--SiC两个区域构成；所述SiC结势垒肖特基二极管的结终端延伸区域由P--SiC区构成。本发明专利技术还提供SiC结势垒肖特基二极管的制作方法。本发明专利技术提供的SiC结势垒肖特基二极管的制作方法降低了工艺的复杂度，减小了两次或多次Al离子注入工艺引入不利影响因素的可能性。
【技术实现步骤摘要】
本专利技术涉及半导体器件
，特别涉及一种具有结终端延伸结构的。
技术介绍
碳化硅材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、耐高温、抗辐射器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。以SiC材料制备的电力电子器件已成为目前半导体领域的热点器件和前沿研究领域之一。在SiC的二极管中，结势垒肖特基结构(JBS)，是将肖特基和PiN结构结合在一起的一种器件结构，通过Pn结势垒排除隧穿电流对最高阻断电压的限制，结合了两者的优点，在高速、高耐压的SiC 二极管领域具有很大的优势。由于器件的击穿电压在很大程度上取决于结曲率引起的边缘强电场，因此为了获得良好阻断能力的器件，降低结边缘电场，提高器件的实际击穿电场，各种结终端技术用于SiC电力电子器件的制备中。主要包括场板 (FP)、场限环(FLR)、结终端延伸(JTE)等结构。其中，结终端延伸结构(JTE)在SiC电力电子器件结构中具有非常广泛的应用。在制备具有结终端延伸结构的SiC JBS器件时，为了使肖特基金属下的各pn结势垒更好地夹断肖特基势垒的反向漏电流，其P区浓度一般为IO18CnT3数量级，标记为P+区； 而对于P型结终端延伸区域，其浓度存在一个优化值，该优值浓度与-SiC漂移层的浓度有关，一般为IO17CnT3数量级，标记为P—区。通常，为了制备具有结终端延伸结构的SiC JBS 器件，需要在制备工艺中进行两次不同总剂量的Al离子注入，用来分别形成具有不同浓度的P+区和P—区，其工艺复杂度较高，不仅其工艺成本较高，也在工艺中增加了引入不利影响因素的可能性。
技术实现思路
本专利技术所要解决的技术问题是提供一种降低器件制作工艺的复杂度，同时有利于降低制作工艺成本的。为解决上述技术问题，本专利技术提供了一种SiC结势垒肖特基二极管包括肖特基金属下的P型区，所述肖特基金属下的P型区分别由P+-SiC和P__SiC两个区域构成；所述SiC结势垒肖特基二极管的结终端延伸区域由P__SiC区构成。本专利技术还提供一种SiC结势垒肖特基二极管的制作方法包括步骤10、在N+-SiC衬底正面生长N__SiC外延层；步骤20、在所述-SiC外延层上的JTE区域淀积SW2 ；步骤30、在所述N__SiC外延层上制作Ti/Ni金属离子注入阻挡层；步骤40、形成从表面到体内依次分布的P+-SiC和P--SiC区；步骤50、在所述N+-SiC衬底背面制作欧姆接触；步骤60、在已制备P+-SiC区和P--SiC区的N__SiC外延层上淀积SW2作为钝化层；步骤70、腐蚀SW2开孔后，生长Ni金属作为肖特基接触。本专利技术提供的SiC结势垒肖特基二极管的制作方法，由于采用一次Al离子注入工艺形成P+-SiC区和P_-SiC区，降低了工艺的复杂度，减小了两次或多次Al离子注入工艺引入不利影响因素的可能性。附图说明图1为本专利技术实施例提供的SiC结势垒肖特基二极管剖面图；图2为本专利技术实施例提供的SiC结势垒肖特基二极管制作方法流程图。具体实施例方式如图1所示，本专利技术实施例提供的具有结终端延伸的SiC结势垒肖特基二极管，肖特基金属下的P型区分别由P+-SiC和P_-SiC两个区域构成；结终端延伸区域由P__SiC区构成。以上P型SiC区的实现通过一次Al离子注入工艺完成。其中，在Al离子注入工艺前，预先在JTE区域表面淀积SiO2,作为高剂量Al离子的注入区，使得在JTE区只形成低剂量的Al注入区。其中，SiO2厚度的设置与形成高剂量注入区的Al离子的能量和剂量相关。如图2所示，本专利技术实施例提供的具有结终端延伸的SiC结势垒肖特基二极管制备方法包括步骤10、在N+-SiC衬底上正面生长-SiC外延层。在掺杂浓度为IOw IO19CnT3水平的N+-SiC衬底正面利用CVD方法外延N__SiC 层，其掺杂水平为5 X 1015cnT3，厚度为10um。步骤20、在N__SiC外延层上的JTE区域淀积Si02。利用PECVD的方法在-SiC外延层上淀积厚度为5000 A的SiO2。在SW2上旋涂光刻胶后，通过光刻和湿法腐蚀SW2技术，在JTE区域表面制作 SiO2,作为该区域的高剂量Al离子注入区。步骤30、制作Ti/Ni金属离子注入阻挡层。在进行步骤20后的N__SiC外延层上旋涂光刻胶，通过光刻形成离子注入阻挡层图案，再采用溅射的方法生长Ti/Ni金属，厚度分别为300/lOOOOA。步骤40、制作P+-SiC区和P__SiC区。该步骤包括如下步骤步骤401、在温度为400°C环境中，进行不同能量和剂量组合的Al离子注入，形成从表面到体内呈依次分布的高剂量Al离子注入区和低剂量Al离子注入区。注入的能量包括 30keV、70keV、lOOkeV、136keV、150keV、215keV、307keV、412keV 和 550keV ；所述能量的注入剂量分别为 2X1014cm_2、2. 6X1014cm_2、3. 5X IO1W2,6. 5X IO1W2,5. 2X IO1W, 7. 7 X IO1W2^X IO1W, 1. 02 X IO14CnT2 和 1. 67 X IO1W20步骤402、利用Ni、Ti和SW2腐蚀液分别处理N__SiC外延层，去除注入阻挡层。步骤403、在1500 1700°C的温度范围内，氩气环境中进行10 30min的Al离子激活退火，形成从表面到体内依次分布的P+-SiC区和P_-SiC区；步骤50、在N+-SiC衬底背面制作欧姆接触。通过溅射技术在N+-SiC衬底背面生长Ni金属，厚度3000 A。利用快速热退火的方式，在氮气氛围中，950°C温度下，进行5min的快速热退火，以形成欧姆接触。步骤60、步骤60在已制备P+-SiC和P__SiC区的N__SiC外延层上淀积SW2作为钝化层。利用PECVD方法在已制备了 P+-SiC和P__SiC区的N__SiC外延层上淀积厚度为 6000 A的 Si02。步骤70、制作肖特基接触。在步骤60所述S^2层旋涂光刻胶，形成肖特基接触图案；利用3102腐蚀液开肖特基接触孔；通过电子束蒸发技术生长Ni金属，厚度为2000A,在与N--SiC外延层直接接触的区域形成肖特基接触。本专利技术针对制备具有结终端延伸结构的SiC结势垒肖特基二极管工艺中，需要两次总剂量不同的Al离子注入工艺来实现P+和P—区，其工艺较为复杂的现象，提出了一种只需一次Al离子注入工艺、相对较为简单的工艺制备方法。本专利技术提供的SiC结势垒肖特基二极管的制作方法，由于采用一次Al离子注入工艺形成P+-SiC区和P_-SiC区，降低了工艺的复杂度，减小了两次或多次Al离子注入工艺引入不利影响因素的可能性。最后所应说明的是，以上具体实施方式仅用以说明本专利技术的技术方案而非限制， 尽管参照实例对本专利技术进行了详细说明，本领域的普通技术人员应当理解，可以对本专利技术的技术方案进行修改或者等同替换，而不脱离本专利技术技术方案的精神和范围，其均应涵盖在本专利技术的权利要求范围当中。权利要求1.一种SiC结势垒肖特基二极管，其特征在于，包括肖特基金属下的P型区，所述肖特基金属下的P型区分别本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：白云，申华军，汤益丹，李博，周静涛，杨成樾，刘焕明，刘新宇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。