基于可逆主从D触发器的八位二进制加法计数器制造技术

本发明专利技术公开一种基于可逆主从D触发器的八位二进制加法计数器，包括8个可逆主从D触发器和7个用于复制信号的FG门。此结构可解决不可逆电路运算中因信息位的丢失而带来的能量损耗问题，大大降低了电路的功耗。

【技术实现步骤摘要】

本专利技术涉及信息领域的低功耗的时序逻辑电路设计，特别是基于可逆主从D触发器的八位二进制加法计数器。
技术介绍
计数器的应用十分广泛，它不仅能用于对时钟脉冲个数进行计数，还可以用作分频、定时、产生节拍脉冲，以满足实现数字测量、运算、程序控制、事件统计及系统定时等应用的需要。但是传统的计数器由传统逻辑门构造，进行不可逆计算时带来信息位的擦除，不可避免地带来了能量的损耗。Landauer指出，传统不可逆逻辑电路的能量损耗根源是信息位的丢失，每一位信息的丢失对应KT*Ln2焦耳的热量产生，其中K是波尔兹曼常量，T是绝对温度，在室温下， 虽然能量的散失很少，但对于低功耗电路设计不能忽略。同时，能耗产生的热量会极大地限制芯片的性能和计算速度。Deutsch提出量子逻辑门构造量子计算机的思想，而量子逻辑门具备可逆操作的特性，其通过级联的方式可以综合设计量子逻辑电路，量子电路由于其特殊的结构性，不存在信息位的丢失和电能与热能的转换，从根本上解决了传统不可逆逻辑电路的热耗问题; 本专利技术人正是基于此种技术，研究提供本专利技术所记载的技术方案。
技术实现思路
本专利技术所要解决的技术问题，是针对前述
技术介绍
中的缺陷和不足，提供一种基于可逆主从D触发器的八位二进制加法计数器，其可解决不可逆电路运算中因信息位的丢失而带来的能量损耗问题，大大降低了电路的功耗。本专利技术为解决以上技术问题，所采用的技术方案是一种基于可逆主从D触发器的八位二进制加法计数器，包括8个可逆主从D触发器和7个用于复制信号的re门，其中，7个re门的Β输入端均接低电平，用于复制信号；第 ι个可逆主从D触发器的反向输出端经第一 re门复制后，分别连接该第ι个可逆主从D触发器的D输入端和第2个可逆主从D触发器的CLK输入端；而第2个可逆主从D触发器的反向输出端经第二 re门复制后，分别连接该第2个可逆主从D触发器的D输入端和第3个可逆主从D触发器的CLK输入端；第3个可逆主从D触发器的反向输出端经第三TO门复制后，分别连接该第3个可逆主从D触发器的D输入端和第4个可逆主从D触发器的CLK输入端；第4个可逆主从D触发器的反向输出端经第四re门复制后，分别连接该第4个可逆主从D触发器的D输入端和第5个可逆主从D触发器的CLK输入端；第5个可逆主从D触发器的反向输出端经第五re门复制后，分别连接该第5个可逆主从D触发器的D输入端和第6个可逆主从D触发器的CLK输入端；第6个可逆主从D触发器的反向输出端经第六TO 门复制后，分别连接该第6个可逆主从D触发器的D输入端和第7个可逆主从D触发器的 CLK输入端；第7个可逆主从D触发器的反向输出端经第七TO门复制后，分别连接该第7个可逆主从D触发器的D输入端和第8个可逆主从D触发器的CLK输入端；而第8个可逆主从D触发器的反向输出端直接连接该第8个可逆主从D触发器的D输入端；并以第1个可逆主从D触发器的CLK输入端作为时钟信号输入端，第1至8可逆主从D触发器的正向输出端分别作为八位二进制加法计数器的第0位到第7位输出。上述可逆主从D触发器由两个基本可逆D触发器和一个非门级联构成，其中，第一基本可逆D触发器的第一输入端作为可逆主从D触发器的CLK输入端，第二输入端作为可逆主从D触发器的D输入端，而第三输入端接低电平信号，其第一输出端经由非门连接第二基本可逆D触发器的第一输入端，第一基本可逆D触发器的第二输出端直接连接第二基本可逆D触发器的第二输入端，第一基本可逆D触发器的第三输出端向第二基本可逆D触发器的第三输入端输入低电平信号；第二基本可逆D触发器的第一输出端悬空，第二输出端作为可逆主从D触发器的正向输出端，而第二输出端作为可逆主从D触发器的反向输出端。上述基本可逆D触发器由一个Fredkin门和两个TO门级联构成，其中，Fredkin门的第一输入端作为基本可逆D触发器的第一输入端，Fredkin门的第二输入端作为基本可逆D触发器的第二输入端，Fredkin门的第一输出端作为基本可逆D触发器的第一输出端， 第二输出端悬空，而第三输出端连接第一 re门的第一输入端；第一 re门的第二输入端接低电平，第一 re门的第一输出端连接第二 re门的第一输入端，而第二输出端连接Fredkin门的第三输入端；第二re门的第二输入端接高电平，第一输出端作为基本可逆D触发器输出正向信号的第二输出端，而第二 re门的第二输出端作为基本可逆D触发器输出反向信号的第三输出端。采用上述方案后，本专利技术的有益效果在于本专利技术设计的基于可逆主从D触发器的八位二进制加法计数器中所有的基本门电路，采用量子逻辑门进行电路设计，借助量子逻辑门特殊的结构性，相比传统电路不存在信息位的丢失和电能与热能的转换，从根本上有效地减少了系统的功耗。利用本专利技术的基于可逆主从D触发器的八位二进制加法计数器，采用串联扩展方式，可以实现更多位数的计数器。附图说明图1是本专利技术中Fredkin门的结构示意图；图2是本专利技术中re门的结构示意图；图3a是本专利技术中基本可逆D触发器的实现架构图；图3b是本专利技术中基本可逆D触发器的结构示意图；图4a是本专利技术中可逆主从D触发器的实现架构图；图4b是本专利技术中可逆主从D触发器的结构示意图；图5是本专利技术的实现架构图。具体实施例方式以下将结合附图，对本专利技术的技术方案进行详细说明。如图5所示，本专利技术提供一种基于可逆主从D触发器的八位二进制加法计数器，包括8个可逆主从D触发器和7个用于复制信号的TO门，其中，图4b所示是可逆主从D触发器的结构示意图，其具有两个输入端(D输入端和CLK输入端)和两个输出端(正向输出端4和反向输出端)，而图2所示是re门的结构示意图，其具有两个输入端和两个输出端，其逻辑关系为设其第一、二输入端分别输入信号A和B，第一、二输出端分别输出信号P和Q， 则P = A0 = J十 5由上式可知，当B = 0时，Q = Α，因此，此时TO门的作用是复制信号。图5所示本专利技术的连接结构为7个re门的B输入端均接低电平，从而使得re门起到复制信号的作用，此时它的两个输出端输出信号相同；第1个可逆主从D触发器的反向输出端么经第一 re门复制后，分别连接该第1个可逆主从D触发器的D输入端和第2个可逆主从D触发器的CLK输入端；而第2个可逆主从D触发器的反向输出端这经第二 TO门复制后，分别连接该第2个可逆主从D触发器的D输入端和第3个可逆主从D触发器的CLK 输入端；第3个可逆主从D触发器的反向输出端仏经第三re门复制后，分别连接该第3个可逆主从D触发器的D输入端和第4个可逆主从D触发器的CLK输入端；第4个可逆主从 D触发器的反向输出端艮经第四re门复制后，分别连接该第4个可逆主从D触发器的D输入端和第5个可逆主从D触发器的CLK输入端；第5个可逆主从D触发器的反向输出端^4 经第五TO门复制后，分别连接该第5个可逆主从D触发器的D输入端和第6个可逆主从D 触发器的CLK输入端；第6个可逆主从D触发器的反向输出端&经第六re门复制后，分别连接该第6个可逆主从D触发器的D输入端和第7个可逆主从D触发器的CLK输入端；第 7个可逆主从D触发器的反向输出端^6经第七TO门复制后，分别连接该第7个可逆主从D 触发器的D输入端和第8个可逆主从D触发器的CL本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于可逆主从D触发器的八位二进制加法计数器，其特征在于包括8个可逆主从D触发器和7个用于复制信号的FG门，其中，7个TO门的B输入端均接低电平；第1个可逆主从D触发器的反向输出端经第一 re门复制后，分别连接该第1个可逆主从D触发器的D输入端和第2个可逆主从D触发器的CLK输入端；而第2个可逆主从D触发器的反向输出端经第二 TO门复制后，分别连接该第2个可逆主从D触发器的D输入端和第3个可逆主从D触发器的CLK输入端；第3个可逆主从D触发器的反向输出端经第三TO门复制后， 分别连接该第3个可逆主从D触发器的D输入端和第4个可逆主从D触发器的CLK输入端； 第4个可逆主从D触发器的反向输出端经第四TO门复制后，分别连接该第4个可逆主从D 触发器的D输入端和第5个可逆主从D触发器的CLK输入端；第5个可逆主从D触发器的反向输出端经第五阳门复制后，分别连接该第5个可逆主从D触发器的D输入端和第6个可逆主从D触发器的CLK输入端；第6个可逆主从D触发器的反向输出端经第六TO门复制后，分别连接该第6个可逆主从D触发器的D输入端和第7个可逆主从D触发器的CLK输入端；第7个可逆主从D触发器的反向输出端经第七re门复制后，分别连接该第7个可逆主从D触发器的D输入端和第8个可逆主从D触发器的CLK输入端；而第8个可逆主从D 触发器的反向输出端直接连接该第8个可逆主从D触发器的D输入端；并以第1个可逆主从D触发器的CLK输入端作为时钟信号输入端，第1至8可逆主从D触发器的正向输出端分别作为八位二进制加法计数器的第0位到...

【专利技术属性】
技术研发人员：王友仁，周影辉，张培喜，张砦，
申请(专利权)人：南京航空航天大学，
类型：发明
国别省市：