一种优化的多晶栅极氧化硅硬质掩膜去除方法技术

本发明专利技术优化的多晶栅氧化硅硬质掩膜去除方法解决了现有技术硬质掩膜去除过程中对于浅沟槽和氧化栅侧壁的二氧化硅损耗较多的问题，本发明专利技术提出一种优化方案，将硬质掩膜的去除分布到侧墙、自对准工艺流程设计中，显著降低了湿法去除的使用量，从而将浅沟槽和氧化栅的二氧化硅的损耗降到最低。

【技术实现步骤摘要】

本专利技术涉及一种半导体工艺，尤其涉及。
技术介绍
硬质掩膜的使用是在130纳米工艺以下多晶硅栅极制作工艺中比较常见的的一种方法。使用硬质掩膜具有较多的优势，比如能够更好的控制关键尺寸，能够降低刻蚀过程中的缺陷产生等，但是同时硬质掩膜的去除工艺也会带来一些负面效果，尤其体现在浅沟槽和氧化栅的二氧化硅的损耗上。目前为止，传统的多晶栅极的硬质掩膜去除都是在多晶栅极刻蚀完成以后使用湿法刻蚀一次性去除所有的硬质掩膜，这种方法虽然可以一步到位，但是相对应的，浅沟槽和氧化栅侧壁的二氧化硅的损耗也相对较多，在65纳米以及以下的工艺上，这正成为一个技术瓶颈，亟待突破。现有技术中常规的硬质掩膜去除工艺为图1是现有技术中多晶硅栅极刻蚀完成后的结构示意图，请参见图1，一般在90纳米以下工艺中，多晶栅极的硬质掩膜使用二氧化硅类的物质，厚度一般控制在10(Γ500Α;在多晶栅极的刻蚀过程中，硬质掩膜一般会有5(Γ300Α的损耗，会剩下5(Γ300Α ；去除硬质掩膜可以使用以氢氟酸为基础的各种二氧化硅湿法刻蚀液体。图2是现有技术中硬质掩膜通过湿法刻蚀去除后的结构示意图，请参见图2，由于湿法刻蚀各向同性的特性，在硬质掩膜去除的同时，栅氧的侧壁和浅沟槽、有源区的交界处都会有一定程度的二氧化硅损耗，严重的将影响器件特性。
技术实现思路
本专利技术公开了，用以解决现有技术硬质掩膜去除过程中对于浅沟槽和氧化栅侧壁的二氧化硅损耗较多的问题。本专利技术的上述目的是通过以下技术方案实现的，在一衬底中形成有制备场效应晶体管的多个有源区，并且相邻的有源区通过形成在衬底中的浅沟槽隔离结构进行隔离，其中，包括以下步骤步骤a 在该衬底的有源区上形成一多晶栅极，以及形成位于多晶栅极下方的一栅氧化物层和覆盖在多晶栅极上方的一硬质掩膜；步骤b 进行薄侧墙制备工艺，形成覆盖在多晶栅极的侧壁上的一层薄侧墙，薄侧墙同时还覆盖在栅氧化物层的侧壁上，且在进行薄侧墙制备工艺的过程中造成少量的硬质掩膜的损耗；步骤c 进行厚侧墙制备工艺，形成覆盖在薄侧墙的侧壁上的一层厚侧墙，且在进行厚侧墙制备工艺的过程中造成少量的硬质掩膜的损耗；步骤d:进行金属硅化物自对准掩护层工艺，沉积一层二氧化硅层覆盖在衬底及浅沟槽隔离结构上，二氧化硅层同时将硬质掩膜、薄侧墙、厚侧墙予以覆盖，之后沉积一层氮化硅覆盖在氧化物层上并与之构成自对准层；步骤e 刻蚀去除自对准层，采用干法刻蚀掉自对准层中的氮化硅及少量二氧化硅，再利用湿法去除自对准层中剩余的二氧化硅以及完全去除剩余的硬质掩膜。如上所述的优化的多晶栅极氧化硅硬质掩膜去除方法，其中，步骤b中的薄侧墙工艺具体为在衬底及在多晶栅极上的硬质掩膜上淀积一薄侧墙层，并对薄侧墙层进行刻蚀，仅保留同时覆盖在栅极的侧壁上和栅氧化物层的侧壁上的薄侧墙层作为薄侧墙。如上所述的优化的多晶栅极氧化硅硬质掩膜去除方法，其中，淀积厚度小于250A 的二氧化硅或氮化硅以形成薄侧墙层。如上所述的优化的多晶栅极氧化硅硬质掩膜去除方法，其中，形成薄侧墙而对薄侧墙层进行刻蚀的步骤中，将硬质掩膜顶部的薄侧墙层去除，并且少量的硬质掩膜也被刻蚀掉。如上所述的优化的多晶栅极氧化硅硬质掩膜去除方法，其中，步骤C中的厚侧墙工艺具体为在衬底及硬质掩膜上淀积一厚侧墙层，厚侧墙层同时还覆盖在所述薄侧墙上， 并随之对厚侧墙层进行刻蚀，仅保留覆盖在薄侧墙侧壁上的厚侧墙层作为厚侧墙。如上所述的优化的多晶栅极氧化硅硬质掩膜去除方法，其中，淀积厚度在 300A飞OOA之间的二氧化硅或氮化硅以形成厚侧墙层。如上所述的优化的多晶栅极氧化硅硬质掩膜去除方法，其中，对厚侧墙层进行刻蚀的过程中，将硬质掩膜顶部的厚侧墙层去除，并刻蚀去除部分多晶栅极顶部的硬质掩膜。如上所述的优化的多晶栅极氧化硅硬质掩膜去除方法，其中，步骤d中淀积的自对准层的厚度在200A 600A之间。综上所述，由于采用了上述技术方案，本专利技术优化的多晶栅极氧化硅硬质掩膜去除方法解决了现有技术硬质掩膜去除过程中对于浅沟槽和氧化栅侧壁的二氧化硅损耗较多的问题，本专利技术提出一种优化方案，将硬质掩膜的去除分布到侧墙、自对准工艺流程设计中，显著降低了湿法去除的使用量，从而将浅沟槽和氧化栅的二氧化硅的损耗降到最低。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本专利技术的主旨。图1是现有技术中多晶硅栅极刻蚀完成后的结构示意图； 图2是现有技术中硬质掩膜通过湿法刻蚀去除后的结构示意图3是本专利技术优化的多晶栅极氧化硅硬质掩膜去除方法的完成薄侧墙工艺后的结构示意图4是本专利技术优化的多晶栅极氧化硅硬质掩膜去除方法的完成厚侧墙工艺后的结构示意图5是本专利技术优化的多晶栅极氧化硅硬质掩膜去除方法的淀积自对准层后的结构示意4图6是本专利技术优化的多晶栅极氧化硅硬质掩膜去除方法的刻蚀去除自对准层及硬质掩膜层后的结构示意图。具体实施例方式下面结合附图对本专利技术的具体实施方式作进一步的说明，在一衬底中形成有制备场效应晶体管的多个有源区，并且相邻的有源区通过形成在衬底中的浅沟槽隔离结构进行隔离，其中，包括以下步骤图1是现有技术中多晶硅栅极刻蚀完成后的结构示意图，请参见图1，步骤a 在该衬底 10的有源区101上形成一多晶栅极202，以及形成位于多晶栅极202下方的一栅氧化物层 201和多晶栅极202上方的一硬质掩膜203，在多晶栅极202的上方具有一硬质掩膜203，硬质掩膜203的厚度在50A到100A之间，硬质掩膜203采用二氧化硅类的物质；图3是本专利技术优化的多晶栅极氧化硅硬质掩膜去除方法的完成薄侧墙工艺后的结构示意图，请参见图3，步骤b 进行薄侧墙制备工艺，形成覆盖在多晶栅极202的侧壁上的一层薄侧墙301，在多晶栅极的侧壁覆盖薄侧墙301，薄侧墙同时还覆盖在栅氧化物层201 的侧壁上，在进行薄侧墙制备工艺的过程中造成少量的硬质掩膜203的损耗，其中，薄侧墙 301工艺具体为在衬底10及在多晶栅极202上的硬质掩膜上淀积薄侧墙层301，并对薄侧墙层301进行刻蚀，仅保留同时覆盖在栅极的侧壁上和栅氧化物层的侧壁上的薄侧墙301 层作为薄侧墙301，薄侧墙301工艺有效保护了栅氧化物层201的侧壁，有效避免了在后续工艺中刻蚀去除硬质掩膜203的过程中对栅氧化物层201侧壁的损伤； 其中，淀积厚度小于250A的二氧化硅或氮化硅以形成薄侧墙301层。进一步的，刻蚀去除部分薄侧墙301层的过程中将多晶栅极顶部的薄侧墙301层去除，并刻蚀去除部分多晶栅极顶部的硬质掩膜203，也就是说在刻蚀去除部分薄侧墙301 层的过程中，刻蚀去除覆盖在硬质掩膜203上方的薄侧墙301层，并同时去除部分硬质掩膜 203，在90纳米以下的工艺中，硬质掩膜203将会有50A左右的消耗。图4是本专利技术优化的多晶栅极氧化硅硬质掩膜去除方法的完成厚侧墙工艺后的结构示意图，请参见图4，步骤c 进行厚侧墙制备工艺，形成覆盖在薄侧墙301的侧壁上的一层厚侧墙401，在进行厚侧墙制备工艺的过程中造成少量的硬质掩膜203的损耗，其中， 厚侧墙401工艺具体为在衬底10及硬质掩膜上淀积一厚侧墙401层，厚侧墙层401同时还覆盖在所述本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：魏峥颖，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：