存储器系统技术方案

本发明专利技术涉及存储器系统。根据一个实施例，一种存储器系统包括：非易失性半导体存储器、块管理单元和转录单元。所述半导体存储器包括在第一模式和第二模式下都可写入数据的多个块。所述块管理单元将在其中未存储有效数据的块管理作为空闲块。当通过所述块管理单元管理的空闲块的数目小于或等于预定阈值时，所述转录单元选择在其中存储有效数据的一个或多个使用块作为转录源块，并且在第二模式下将在所述转录源块中存储的有效数据转录到空闲块。

【技术实现步骤摘要】

概括地说，本文中描述的实施例涉及存储器系统。
技术介绍
作为扩展NAND闪速存储器的容量的技术，存在多级记录(MLC 多级基元 (Multi-Level Cell))方法。在该公开中，MLC方法的闪速存储器称为MLC闪速存储器，并且二值记录(SLC 单级基元(Single-Level Cell))方法的闪速存储器称为SLC闪速存储器。 在SLC方法(以下称为SLC模式)中，在作为记录单位的一个基元中记录一个比特(bit)。 另一方面，在MLC方法(以下称为MLC模式)中，可在一个基元中记录N个比特(N> 1)。 因此，例如，在2比特记录的MLC闪速存储器中，一个基元可代表4个值，而在3比特记录的 MLC闪速存储器中，一个基元可代表8个值。与在某一存储区中可存储相对少量信息的闪速存储器相比，可在相同存储区中存储相对大量信息的这样的闪速存储器可具有更大的每体积记录容量，并且具有可降低每存储容量的成本的优点。另一方面，在某一存储区中可存储相对少量信息的闪速存储器具有用于读和写的存取时间短的优点，并且该存储器与在相同存储区中可存储相对大量信息的闪速存储器相比具有高可靠性。
技术实现思路
实施例的目的是根据情况获得SLC闪速存储器的优点和MLC闪速存储器的优点。概括而言，根据一个实施例，一种存储器系统包括非易失性半导体存储器、第一存储单元、第二存储单元、第三存储单元、第一接收单元、获取(acquisition)单元、第一写入单元、选择单元、第二写入单元、管理信息更新单元、第二接收单元、以及读取单元。所述非易失性半导体存储器包括多个第一存储区，并且能够具有一个或多个第二存储区，其被包括在所述多个第一存储区中，并且在其中没有存储有效数据；多个第三存储区，其被包括在所述多个第一存储区中，并是通过在其中复制和存储从主机接收的数据而获得的；以及多个第四存储区，其是通过在其中复制和存储在所述第三存储区中存储的或在所述第四存储区中存储的数据而获得的。有效数据是存储在与逻辑地址相关联的物理地址的数据。所述逻辑地址是从主机指定的地址。所述物理地址指示在半导体存储器的存储区中的数据存储位置。所述第一存储单元在其中存储第一管理信息，所述第一管理信息指示所述多个第一存储区中的哪个区域是所述第二存储区。所述第二存储单元在其中存储第二管理信息， 所述第二管理信息指示所述多个第一存储区中的哪些区域是所述第三存储区。所述第三存储单元在其中存储第三管理信息，所述第三管理信息指示所述多个第一存储区中的哪些区域是所述第四存储区。所述第一接收单元接收写入请求数据，所述写入请求数据是通过所述主机请求写入的数据。所述获取单元基于所述第一管理信息从一个或多个第二存储区获取一个第二存储区。所述第一写入单元在第一模式下将所述写入请求数据写入到通过所述获取单元获取的所述第二存储区。当所述第二存储区的数目小于或等于第一阈值时，所述选择单元基于所述第二管理信息从所述多个第三存储区选择一个或多个存储区，或者基于所述第三管理信息从所述多个第四存储区选择一个或多个存储区。所述第二写入单元在第二模式下将所述选择单元所选择的存储区中存储的有效数据写入通过所述获取单元获取的所述第二存储区。当所述第二写入单元写入所述有效数据时，所述管理信息更新单元从所述第二管理信息或所述第三管理 信息删除所选择的存储区，并将所选择的存储区添加到所述第一管理信息。所述第二接收单元从所述主机接收数据的读请求。当所述读请求所请读取的数据被写入所述第三存储区时，所述读取单元在所述第一模式下读取数据，而当所述读请求所请求读取的数据被写入所述第四存储区时，在所述第二模式下读取数据。与所述第二模式相比，在所述第一模式下的写入速度或读取速度较快。与所述第二模式相比，在所述第一模式下在同一存储区中可写入的信息的最大量较小。根据该存储器系统，可以根据情况获得SLC闪速存储器的优点和MLC闪速存储器的优点。附图说明图1是示出第一实施例的块的使用实例的图(1)；图2是示出该实施例的块的使用实例的图(2)；图3是示出该实施例的块的使用实例的图(3)；图4是该实施例的个人计算机的外部视图；图5是该实施例的存储器系统的框图；图6是该实施例的地址转换表的数据结构实例；图7是该实施例的反向表的实例；图8是在该实施例中写入数据时的映射更新的示例(更新之前)；图9是在该实施例中写入数据时的映射更新的示例(更新之后)；图10是在该实施例中删除数据时的映射更新的示例(删除之前)；图11是在该实施例中删除数据时的映射更新的示例(删除之后)；图12是在该实施例中转录(transcribe)数据时的映射更新的示例(转录之前)；图13是在该实施例中转录数据时的映射更新的示例(转录之后)；图14是在该实施例中接收数据写入请求时的示意性流程图；图15是在该实施例中的使用块(used block)减少处理的示意性流程图(1)；图16A是在该实施例中的使用块减少处理的示意性流程图(2)；图16B是在该实施例中的使用块减少处理的示意性流程图(3)；图17是在该实施例中的转录源块组选择处理的示意性流程图(1)；图18是在该实施例中的转录源块组选择处理的示意性流程图(2)；图19是在该实施例中的转录源块组选择处理的示意性流程图(3)；图20是在该实施例中的随机写入的模拟结果；图21是第二实施例 的存储器系统的框图；以及图22是在该实施例中的使用块减少处理的执行的示意性流程图。具体实施例方式在下文中，将参照附图描述各个实施例。首先，将参照附图详细描述根据第一实施例的存储器系统1。图1到3是示出根据第一实施例的块的使用实例的图。在第一实施例中使用的NAND闪速存储器是可改变写数据的操作模式的闪速存储器112。例如，该闪速存储器是可改变写数据的操作模式的MLC闪速存储器。作为操作模式，使用第一操作模式和第二操作模式。在第一操作模式下，向某一存储区写入的信息量小于在第二操作模式下的情况(换句话说，在第二操作模式下，向某一存储区写入的信息量大于在第一操作模式下的情况)。例如，第二操作模式是可向一个基元写入的比特数目大于在第一操作模式下的模式。在更具体实例中，第一操作模式是SLC模式或MLC模式。第二操作模式是这样的MLC模式，在该模式下可向一个基元写入的比特的数目大于在第一操作模式下的情况。在以下的描述中，假设第一操作模式是SLC模式，第二操作模式是MLC模式。然而，MLC模式不限于单模式，而是可存在多个MLC模式。例如，MLC模式可在4值模式和8值模式之间改变。MLC闪速存储器112和NAND闪速存储器的存储区都包括多个块(第一存储区)。 块是存储区的预定单位以及数据的擦除单位。因此，当向块新写入数据时，块中的数据需要预先被共同擦除。每个块包括多个页。向和从每个页写入和读出数据。存在向页写入数据的顺序的规则。因此，以块为单位擦除数据之后，必须按特定的页顺序向块写入数据。换句话说，在向块写入数据之后，不可能在不擦除块中的数据的情况下向特定的页覆写(overwrite)数据，即使在从块擦除数据之后，也不能向块中的随机页写入数据。每个NAND闪速存储器的操作模式可针对每个块而独立设定。然而，块中的每个页的操作模式需要相同。因此，操作模式不能在页之间切换本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：矢尾浩，菅野伸一，福富和弘，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：