一种短路缺陷测试装置和方法制造方法及图纸

本发明专利技术提供了一种短路缺陷测试装置，包括第一梳型结构体和第二梳型结构体；所述第一梳型结构体由若干彼此平行的第一短导电线链构成；所述第二梳型结构体由第二导电线和与第二导电线垂直、且彼此平行的若干第二短导电线链构成，所述第二短导电线链距离第一短导电线链较远的一端与第二导电线直接相连；所述第一短导电线链与第二短导电线链间隔排列。本发明专利技术还提供了一种短路缺陷测试方法。本发明专利技术方案能够通过被动电压对比分析即可较为准确地定位短路缺陷失效点位置。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造
，特别涉及。
技术介绍
目前，在半导体集成电路(IC)工艺制造晶片(wafer)的过程中，通过金属互连实现晶片上制作的半导体器件之间的连接，金属互连主要由金属连线作为传导介质。然而，金属连线短路缺陷是IC工艺的主要失效模式之一，对晶片成品率有很大影响。因此，对金属连线短路缺陷进行监控和失效分析能够促进IC工艺的改进，提高wafer成品率。现有技术中设计了针对金属连线短路缺陷的失效分析测试。随着IC工艺的进步，IC工艺尺寸不断缩小，金属连线宽度和短路缺陷大小往往只有几十到几百纳米。为了进一步对金属连线短路缺陷进行失效分析，现有技术中采用扫描电子显微镜(SEM)、聚焦离子束(FIB)或透射电子显微镜(TEM)等物理分析手段，观察金属连线中短路缺陷的形貌。上述物理分析手段必须在足够大的放大倍率下才能清晰地观察到短路缺陷的形貌，每次只能观察几微米长度范围的金属连线，但是每条金属连线的长度通常为几百微米。因此，需要在用物理分析手段观察金属连线短路缺陷的形貌之前，在金属连线上定位出短路缺陷的位置。图1所示为现有技术中一种短路缺陷测试装置。在晶片中自下而上可能有多导电层，分别称为第1导电层、第2导电层、第3导电层......第N导电层，相邻导电层之间由绝缘介质层隔开。该短路缺陷测试装置位于晶片中的第η导电层和第η+1导电层，η和N均为自然数，且η<Ν-1。图1中白色填充的矩形表示第η+1导电层，阴影填充的矩形表示第 η导电层，而黑色小矩形则表示用于连接这两个导电层的导电通孔。短路缺陷测试装置包括两个梳型结构体，分别标记为梳型结构体A和梳型结构体B。以梳型结构体B为例，其由作为梳把的导电线101和作为梳齿的若干个链状导电线组成。所述链状导电线为沿同一直线方向排列的m个短导电线以及连接这些短导电线的m-1个导电通孔组成的“短导电线-导电通孔-短导电线链”，m为自然数。以图1所示梳型结构体B最右侧的梳齿为例，位于第 η+1导电层的第一短导电线102的一端与作为梳齿的导电线101直接相连，另一端通过导电通孔103与位于第η导电层的第二短导电线104的一端实现电连接；第二短导电线104的另一端则通过导电通孔105与位于第η+1导电层的第三短导电线106实现电连接。以此类推，该梳齿的最末端是位于第η导电层的第m短导电线107。图1中，m = 6。当然m也可以取其他数值。当m为奇数时，梳齿的最末端的短导电线位于第η+1导电层，当m为偶数时， 梳齿的最末端的短导电线位于第η导电层。梳型结构体B的其他各个梳齿之间等间距相互平行，且具有上述最右侧的梳齿相同的结构。梳型结构体A和梳型结构体B的梳把相互平行，梳齿相对间隔排列。进行短路缺陷分析时，将图1所示的短路缺陷测试装置进行被动电压对比(PVC， Passive Voltage Contrast)分析，判定是否产生失效点，具体做法如下将图1所示梳型结构体B接地，使得梳型结构体B的梳把以及每一个梳齿的电位都保持在零电位。采用扫描电子显微镜(SEM)观察该短路缺陷测试装置。在正常情况下， 梳型结构体A和梳型结构体B是彼此绝缘的，因此通过调整合适的显示图像对比度，可以使得梳型结构体B整个显现高亮状态，而梳型结构体A整个处于黑暗状态。如果第η导电层与第η+1导电层之间出现了短路缺陷失效点，该失效点使得梳型结构体B与梳型结构体A中与该失效点距离最近的一对梳齿间发生短路，如果将梳型结构体B接地，则梳型结构体A的电位也会是0。这样通过SEM观察该测试结构时，梳型结构体 A和梳型结构体B都会显现高亮状态。如果观测出现这种情况，则判定该短路缺陷测试装置中出现短路缺陷失效点。但是，这种方法只能判定短路缺陷测试装置中产生了短路缺陷失效点，却不能准确定位短路缺陷失效点出现的位置。现有技术中需要进一步通过加电压/电流的方式，应用激光束引生的电阻变化异常检验(OBIRCH, Optical Beam Induced Resistance Change) / 远红外探头电性分析(MCT EFA)分析工具，捕捉到失效点区域形成的热点，从而定位出失效点的精确位置；再应用分析工具FIB、TEM做截面的型貌，尺寸以及失效点的分析。问题在于电性分析(EFA)过程中， 由于对短路缺陷测试装置施加过大的压力使得测试结构发生破坏，造成分析时人为因素对结构的破坏，找不到结构失效的真实原因。
技术实现思路
本专利技术提供了，能够通过被动电压对比分析即可较为准确地定位短路缺陷失效点位置。本专利技术实施例提出的一种短路缺陷测试装置，包括第一梳型结构体和第二梳型结构体；所述第一梳型结构体包括若干彼此平行的第一短导电线链；所述第二梳型结构体由第二导电线和彼此平行的若干第二短导电线链构成，所述第二短导电线链距离第一短导电线链较远的一端与第二导电线直接相连；所述第一短导电线链与第二短导电线链间隔排列。较佳地，所述第二导电线位于第一导电层；所述第一短导电线链由分布在第一导电层和第二导电层的若干第一短导电线和穿过所述第一导电层和第二导电层之间的绝缘层的若干第一导电通孔构成，所述第一导电通孔的两端分别连接一个第一短导电线。较佳地，所述第二导电线位于第一导电层；所述第二短导电线链由分布在第一导电层和第二导电层的若干第二短导电线和穿过所述第一导电层和第二导电层之间的绝缘层的若干第二导电通孔构成，所述第二导电通孔的两端分别连接一个第二短导电线。较佳地，该装置还包括位于第三导电层的第一导电线，以及穿过所述第一导电层和第三导电层之间的绝缘层的若干第三导电通孔，第三导电通孔的一端连接所述第一导电线，第三导电通孔的另一端连接所述第一短导电线链的距离第二短导电线链较远的一端。较佳地，所述导电线的材料为铜、铝或多晶硅。较佳地，所述导电通孔的材料为铜或钨。较佳地，所述绝缘介质层的材料为氧化硅。本专利技术实施例还提出一种短路缺陷测试方法，包括如下步骤将所述第二梳型结构体接地，采用扫描电子显微镜观察该短路缺陷测试装置，并调整合适的显示图像对比度；当第二梳型结构体整体显现高亮状态，而第一梳型结构体整体处于黑暗状态时， 判定无短路缺陷；当第二梳型结构体整体显现高亮状态，而第一梳型结构体的至少一个第一短导电线链呈现高亮状态，且第一属性结构体的至少一个第一短导电线链呈现黑暗状态时，则判定所述呈现高亮状态的第一短导电线链和与该第一短导电线链相邻的第二短导电线链之间的位置存在短路缺陷失效点。从以上技术方案可以看出，对短路缺陷测试装置中的第一梳型结构体的结构进行改变，第一梳型结构体的各个梳齿彼此绝缘；进行PVC分析时，若出现短路缺陷失效点，第一梳型结构体的所有梳齿中，只有距离失效点最近的那一个梳齿会处于高亮状态，而其他各个梳齿仍然处于黑暗状态，这样就可以很容易确定失效点的位置。附图说明图1为现有技术中一种短路缺陷测试装置示意图；图2为本专利技术实施例提出的短路缺陷测试装置示意图；图3为正常情况下本专利技术实施例提出的短路缺陷测试装置在进行失效性分析时的显示效果示意图；图4为出现短路缺陷的情况下本专利技术实施例提出的短路缺陷测试装置在进行失效性分析时的显示效果示意图。具体实施例方式为使本专利技术的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例， 对本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：梁山安，务林凤，郭强，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：