本发明专利技术提供一种芯片的USB功能的测试方法、测试主机和测试系统,测试方法包括:步骤一,通过测试主机上的GPIO引脚获取测试开始信号以及被测芯片所连接的所述测试主机上的USB测试端口的端口号,并启动测试主机上的测试功能模块;步骤二,测试主机打开与所述端口号对应的继电器,从而接通所述USB测试端口;步骤三,测试功能模块通过USB测试端口使所述被测芯片进入中断状态;步骤四,获取在中断状态下所述被测芯片的USB端口的电流信息;步骤五,测试功能模块根据所述电流信息生成测试结果。本发明专利技术使待测芯片不再需要具有USB?phy自建测试模块,能减少芯片设计者的工作和负担,并能更好更准确的测试芯片的USB功能。
【技术实现步骤摘要】
本专利技术涉及芯片测试技术,特别是涉及芯片的USB功能的测试方法、测试主机和测试系统。
技术介绍
芯片的BIST (Built-in Self Test,内建自测)技术,是芯片设计时在电路中植入相关功能的自我测试电路,以此降低器件测试对ATE(自动测试设备,Auto Test Equipment)的依赖程度。因此,具有USB (Universal Serial Bus,通用串行总线)接口的芯片,其USB功能一般都是由自测电路完成的,在ATE测试整个芯片时,一般不对芯片中具有自测电路的USB功能进行验证,而是由其自测电路完成测试。芯片在ATE上进行量产测试时,在USB phy(USB接口网卡)内建自测通过后,USB 应该是都能正常使用的,但事实上有些例外情况,USB phy内建自测通过后,USB设备仍不能被识别。因此,为了更好更准确的测试芯片的USB功能,需要开发一个能够准确测试USB设备的测试系统,确保USB设备能够使用。
技术实现思路
本专利技术的目的是提供一种芯片的USB功能的测试方法、测试主机和测试系统,本专利技术使待测芯片不再需要具有USB phy自建测试模块,能减少芯片设计者的工作和负担,并能更好更准确的测试芯片的USB功能。为了实现上述目的,一方面,提供了一种芯片的USB功能的测试方法,包括如下步骤步骤一,通过测试主机上的GPIO引脚获取测试开始信号以及被测芯片所连接的所述测试主机上的USB测试端口的端口号,并启动所述测试主机上的测试功能模块;步骤二,所述测试主机打开与所述端口号对应的继电器,从而接通所述USB测试端□;步骤三,所述测试功能模块通过所述USB测试端口使所述被测芯片进入中断状态;步骤四,获取在中断状态下所述被测芯片的USB端口的电流信息;步骤五,所述测试功能模块根据所述电流信息生成测试结果。优选地,上述的方法中,还包括步骤六,所述测试功能模块通过所述GPIO引脚获取测试结束信号,通过串口将所述测试结果发送给个人电脑,清除所述测试结果和所述测试结束信号,关闭所述继电器,等待下一次测试。优选地,上述的方法中,在所述步骤三之前,还包括所述测试功能模块通过枚举的方式,通过所述USB测试端口连接所述被测芯片。优选地,上述的方法中,所述测试开始信号来自于自动测试设备,所述被测芯片为所述自动测试设备所测试的芯片。优选地,上述的方法中,所述测试开始信号来自于手动输入,所述被测芯片为具有 USB端口的设备。本专利技术还提供了一种芯片的USB功能的测试主机,包括USB测试端口,用于连接被测芯片;继电器,用于开启或关闭所述USB测试端口 ;GPIO引脚,用于获取测试开始信号以及所述被测芯片所连接的所述USB测试端口的端口号;测试功能模块,用于打开与所述端口号对应的继电器,从而接通所述USB测试端口,通过所述USB测试端口使所述被测芯片进入中断状态;获取在中断状态下所述被测芯片的USB端口的电流信息;根据所述电流信息生成测试结果。优选地,上述的测试主机中,还包括串口,用于将所述测试结果发送给个人电脑。优选地,上述的测试主机中,所述测试功能模块还用于通过枚举测试的方式,通过所述USB测试端口连接所述被测芯片。优选地,上述的测试主机中,所述测试主机包括OTG功能的子板和嵌入式系统装置;所述USB测试端口、所述继电器,所述GPIO引脚和所述串口位于所述OTG功能的子板;所述测试功能模块位于所述嵌入式系统装置。本专利技术还提供一种芯片的USB功能的测试系统,包括自动测试设备、被测芯片和测试主机;所述测试主机包括USB测试端口,用于连接所述被测芯片;继电器,用于开启或关闭所述USB测试端口 ;GPIO引脚,用于连接所述自动测试设备,获取测试开始信号以及所述被测芯片所连接的所述USB测试端口的端口号;测试功能模块,用于打开与所述端口号对应的继电器,从而接通所述USB测试端口,通过所述USB测试端口使所述被测芯片进入中断状态;获取在中断状态下所述被测芯片的USB端口的电流信息;根据所述电流信息生成测试结果。本专利技术至少存在以下技术效果1)本专利技术通过测试主机来完成待测芯片的USB功能测试,待测芯片不再需要具有 USB phy自建测试模块,减少芯片设计者的工作和负担,并且,测试主机独立于ATE,ATE无需增加测试USB的功能。2)本专利技术方法方便调试,可以跟踪芯片的测试状态,知道芯片测试过程中每一步的状态;本专利技术方法测试者容易查看错误信息,通过PC打印,方便查看测试状态和测试结果,提高测试效率。附图说明图1为本专利技术实施例提供的方法的步骤流程图;图2为本专利技术实施例提供的测试系统的结构图;图3为本专利技术实施例提供的在ATE环境下的测试执行过程的流程图;图4为本专利技术实施例提供的测试主机的结构图。具体实施例方式为使本专利技术实施例的目的、技术方案和优点更加清楚,下面将结合附图对具体实施例进行详细描述。图1为本专利技术实施例提供的方法的步骤流程图,如图所示,芯片的USB功能的测试方法,包括如下步骤步骤101,通过测试主机上的GPIO(General-Purpose IO ports,通用输入输出端口 )引脚获取测试开始信号以及被测芯片所连接的所述测试主机上的USB测试端口的端口号,并启动所述测试主机上的测试功能模块;步骤102,所述测试主机打开与所述端口号对应的继电器,从而接通所述USB测试端□;步骤103,所述测试功能模块通过所述USB测试端口使所述被测芯片进入中断状态;步骤104,获取在中断状态下所述被测芯片的USB端口的电流信息;步骤105,所述测试功能模块根据所述电流信息生成测试结果。可见,本专利技术方法通过测试主机来完成待测芯片的USB功能测试,待测芯片不再需要具有USB phy自建测试模块,减少芯片设计者的工作和负担,并且,测试主机独立于 ATE, ATE无需增加测试USB的功能。其中,在所述步骤103之前,还可以包括所述测试功能模块通过枚举的方式,通过所述USB测试端口连接所述被测芯片。在所述步骤105之后,还可以包括所述测试功能模块通过所述GPIO引脚获取测试结束信号,通过串口将所述测试结果发送给个人电脑,清除所述测试结果和所述测试结束信号,关闭所述继电器,等待下一次测试。图2为本专利技术实施例提供的测试系统的结构图,如图2所示,本专利技术测试系统由测试主机201,个人电脑(PC) 202组成,测试主机201可以通过ATE203上的具有USB端口的待测芯片,也可以直接测试具有USB端口的设备204。本专利技术系统以测试主机201为中心, 通过和其他设备交互,来测试芯片的USB suspend(中断)电流。测试时,测试主机201的 USB host应用程序可以通过串口和PC交互,打印出一些系统的状态信息,方便查看测试的状况。在量产测试时,测试主机201与ATE203连接,所述测试开始信号来自于ATE,USB host应用程序和ATE交互,测试待测芯片在USB suspend状态下的电流。在调试测试时,测试主机201与具有USB端口的设备204连接,所述测试开始信号来自于手动输入,可以通过手动给出一些信号,使USB host应用程序的测试完成。图3为本专利技术实施例提供的在ATE环境下的测试执行过程的流程图,如图3所示, 包括步骤301,ATE给出GPIO本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员:艾国,朱立英,
申请(专利权)人:北京中星微电子有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。