锁相环、采用该锁相环的显示器以及生成时钟的方法技术

本发明专利技术提供了锁相环、采用该锁相环的显示器以及生成时钟的方法。该显示器包括：定时控制器，其被设置为采用PLL来生成第一时钟，将第一时钟插入数据中，并发送插入了第一时钟的数据；传输线，其被设置传送插入了第一时钟的数据；数据驱动器IC，其被设置为接收插入了第一时钟的数据，从该数据中分离出第一时钟，并基于第一时钟和该数据来驱动液晶面板的数据线。该PLL包括：相位检测器，其被设置为生成与输入时钟和第一时钟之间的相位差相对应的DC误差；多个VCO；VCO选择器，其被设置为参考DC误差从多个VCO中选择频率运行范围包含第一时钟的频率的VCO，频率运行范围是指从VCO的最高谐振频率到VCO的最低谐振频率的范围；和与所选择的VCO相连的LC谐振电路，其包括多个固定电容器并且被设置为对所选择的VCO进行粗频率调谐。

【技术实现步骤摘要】

这里所描述的技术主要涉及显示器中的定时控制器和锁相环(PLL)，更具体地说， 涉及一种接收输入时钟并生成时钟的锁相环、一种采用该锁相环的显示器和一种定时控制器采用该锁相环来生成时钟的方法。
技术介绍
在显示器中，输入/输出信号具有宽带频率。特别地，根据所采用的驱动器集成电路(IC)的数量和该驱动器IC的信道数量，定时控制器与数据驱动器IC之间的内部接口需要支持多种运行速率。由于近来采用了一种具有千兆比特每秒tebps)或者更高运行速率的点对点高速率接口，比如微型低压差分信号(LVDQ接口，除多分支接口外，内部面板接口的信号的抖动特性逐渐变得重要起来。为了获取低抖动特性，所采用的时钟生成或恢复电路应该具有低抖动特性，并且压控振荡器(VCO)和采用VCO的PLL也应该具有低抖动特性。在环形振荡器的情况下，通过改变电流或电压摇摆的幅度来改变每个延迟单元(delay cell)的延迟，从而改变所述环形振荡器的频率。采用这种延迟单元的PLL对于低抖动锁相环是不合适的，因为该PLL对于电源电压非常敏感并且其VCO有很高的噪声。通过调节固定电容器或变容二极管的值可以调整电感器/电容器(LC)VCO的输出频率，频率调整范围由可控电容器与寄生电容的比值来决定。这里，为了获取低抖动特性， 和电容相连的开关等元件在向LC VCO提供大量电流时应该具有低电阻。在此过程中，寄生电容会增加，故而可控电容器与寄生电容的比值会变为通常调整范围的10%到40%。因此，为了获得一个具有所需的最高与最低频率比值为2或者更高的运行范围，也就是说，可控电容器与寄生电容的比值为100%或者更高，必须要有两个或者两个以上的LC VCO0
技术实现思路
本专利技术的实施方式提供了一种显示器的定时控制器采用锁相环(PLL)来生成时钟的方法和装置，所述PLL包括电感器/电容器(LC)压控振荡器(VCO)。在一个实施方式中，提供了一种显示器。所述显示器包括定时控制器，其被设置为采用PLL来生成第一时钟，将第一时钟插入数据中，并发送插入了第一时钟的数据；传输线，其被设置为传输插入了第一时钟的数据；和数据驱动器集成电路(IC)，其被设置为接收插入了第一时钟的数据，将第一时钟分从该数据中分离出来，并基于第一时钟和该数据来驱动液晶面板的数据线。这里，所述PLL包括相位检测器，其被设置为生成与输入时钟和第一时钟的相位差相对应的DC误差；多个VCO ；VCO选择器，其被设置为参考所述DC误差从所述多个VCO中选择频率运行范围包含第一时钟的频率的VC0，所述频率运行范围是指从所述VCO的最高谐振频率到最低谐振频率的范围；和与所选择的VCO相连的LC谐振电路，其包括多个固定电容器并且被设置为对所选择的VCO进行粗频率调谐。在另外一个实施方式中，提供了一种接收输入时钟并生成第一时钟的PLL。所述 PLL包括多个VCO ；VCO选择器，其被设置为从所述多个VCO中选择频率运行范围包括第一时钟的频率的VCO ；LC谐振电路，其包括与所选择的VCO相连的多个固定电容器和变容二极管，被设置为对所选择的VCO进行粗频率调谐和微频率调谐并生成输出时钟。这里，所述 VCO选择器将所述多个VCO中的第一 VCO连接至所述LC谐振电路，并根据所述输出时钟的频率是否介于第一 VCO的最高谐振频率与最低谐振频率之间来选择第一 VCO作为频率运行范围包含第一时钟的频率的VC0。在另外一个实施方式中，还提供了一种定时控制器采用PLL来生成时钟的方法。 所述方法包括以下步骤从多个VCO中选择频率运行范围包括所述时钟的频率的VCO ；和将所选择的VCO连接至包括变容二极管和多个固定电容器的LC谐振电路310，并执行粗频率调谐和微频率调谐以生成所述时钟。这里，选择VCO的步骤包括将所述多个VCO中的第一 VCO连接至所述LC谐振电路；并且当所述时钟的频率介于第一 VCO的最高谐振频率与最低谐振频率之间时，选择所述第一 VC0。提供该
技术实现思路
部分是为了以简化形式介绍选择的概念，该概念将在下面具体实施方式中进行进一步描述。
技术实现思路
部分不是旨在说明所要求保护主题的关键特征或必要特征，也不是旨在用来帮助限定所要求保护主题的范围。附图说明通过结合附图详细描述本专利技术的实施方式，本专利技术的上述与其他特征和优点相对本领域的技术人员就变得显而易见，其中图1是根据本专利技术实施方式的显示器的定时控制器与各个数据驱动器集成电路 (IC)之间的接口的示意图；图2是在图1中所示的定时控制器的框图；图3是在图2中所示的锁相环(PLL)的示意图；图4是在图1中所示的数据驱动器IC的框图；图5是根据本专利技术实施方式的定时控制器中的PLL生成时钟的方法的流程图；图6是示意图5中的步骤510的流程图。具体实施例方式很容易理解此处附图中大致描述和例示的本专利技术的部件可以按多种不同结构来布置和设计。因而，以下附图中所代表的根据本专利技术的设备及方法的实施方式的更详细描述并不旨在限定本专利技术的范围，而是仅仅代表了根据本专利技术的实施方式的特定示例。参照附图将最佳理解当前所描述的实施方式，在附图中始终使用相同数字来指代相同部件。同时，这里所采用的措辞应如下理解。应该理解，虽然这里采用如第一、第二等等措辞来描述不同元件，但是这些元件不应受到这些措辞的限制。采用这些措辞仅仅是为了将一个元件同另外一个区分开。例如， 在不脱离本专利技术范围的情况下，第一元件可以称为第二元件，同样地，第二元件也可以称为第二元件。应该理解，如果提到一个元件“连接”或“耦接”到另外一个元件，这里可以是直接连接或耦接到该另外元件或者是在元件中间设置其他元件。相反地，如果提到一个元件“直接连接”或“直接耦接”到另外一个元件，则不存在介于其中的元件。其他用以描述元件间关系的词语应该以类似的形式加以理解(例如，“介于”相对“直接介于”，“相邻”相对“直接相邻”，“在上面”相对“直接在上面”，等等)。这里所采用的术语仅仅是为了描述特殊实施方式，并不意图限制本专利技术。如这里所采用的，单数形式也意图包括复数形式，除非上下文明确表明其他形式。还应该理解的是，当在这里使用措辞“包括”时，其只是具体化所陈述的特征、要件、步骤、操作、元件和/ 或组件的存在，并不排除本专利技术的一个或者多个其他特征、要件、步骤、操作、元件、组件和/ 或组的存在或者添加。同时还应该注意，在一些可选择的实施方式中，框中的功能/行为可以以不同于在流程图中所示的顺序发生。例如，所示为连续的两个框在实际上可以完全同时被执行，或者有时候以相反的顺序被执行，这取决于所涉及的功能/行为。除非另外加以定义，否则这里所采用的所有词语(包括技术和科学术语)具有如本专利技术所属领域的技术人员通常所理解的相同含义。还应该理解的是，那些例如在通常使用的词典中所定义的词语应该解释为具有和相关技术文献中的含义相一致的意思，二不应以理想化的或过度形式化的认知方式加以理解，除非这里明确地如此定义。图1是根据本专利技术实施方式的显示器的定时控制器与各个数据驱动器集成电路 (IC)之间的接口的示意图。定时控制器110和各个数据驱动器IC 120通过传输线130相连接。定时控制器 110将第一时钟插入数据中，并通过各个传输线130将插入了第一时钟的数据传输到各个数据驱动器IC 120。本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李龙宰，
申请(专利权)人：安纳帕斯股份有限公司，
类型：发明
国别省市：