一种提取有效栅极长度的方法技术

本发明专利技术提供了一种提取MOS晶体管有效栅极长度的方法，该方法包括：提供一参考MOS晶体管，所述参考MOS晶体管的参数包括总电容Cta、单位电容Cua、以及版图设计参数栅极长度La、栅极的数目Na，以及栅极宽度Wa；提供一待测MOS晶体管，所述待测MOS晶体管的参数包括有效栅极长度Lb、总的MOS晶体管总电容Ctb、单位电容Cub、以及版图设计参数栅极的数目Nb、栅极宽度Wb。通过测试参考MOS晶体管与待测MOS晶体管的总电容从而算得所述有效栅极长度Lb。由于电容的测试远比直接用样品物理方法测试简单，因此本实施例的方法有利于减少器件浪费，降低测试的成本，提高有效栅极长度的测试速度。

【技术实现步骤摘要】

本专利技术涉及半导体测试的方法，具体涉及一种有效栅极长度提取的方法。
技术介绍
在集成电路领域中，特征尺寸代表了器件能够实现的最小尺寸，特征尺寸不仅影响到电路的集成度，并且对器件的性能影响很大，因而器件在使用之前必须确定其特征尺寸。对于MOS晶体管来说，有效栅极长度是工艺过程中一个重要的特征尺寸。在MOS 晶体管集成电路流片之前，首先会先设计器件相应的版图(Layout)，其中最重要的部分包括设计MOS晶体管的栅极长度(Poly⑶或Drawn Poly⑶)。由于在实际微电子工艺制作过程中，存在各种工艺误差，会导致原先设计的栅极长度(Poly CD)与实际工艺上所能达到的有效栅极长度(Effective Poly⑶)尺寸存在一定的误差。为了消除有效栅极长度与设计栅极长度的不同对后续工艺以及器件使用的影响，需要在后续工艺中需要进一步测试器件的有效栅极长度，以便得到MOS器件实际上制作的栅极长度。现有技术中，经常通过电子显微镜或扫描电镜的方式直接测试有效栅极长度。但由于使用的是物理的测试方法，一般需要额外的制作测试图形并且直接对样品进行测试。 这种测试方法需要对样品划片，容易造成器件浪费，增加测试难度，提高成本增加。
技术实现思路
本专利技术要解决的技术问题是，该方法通过间接测试电容的方式得到有效栅极长度，从而减少器件浪费，降低测试的成本，提高测试速度。为解决上述技术问题，本专利技术提供的，该方法包括 提供一参考MOS晶体管，所述参考MOS晶体管的参数包括总电容Cta、单位电容Cua、以及版图设计参数栅极长度La、栅极的数目Na，以及栅极宽度Wa ；提供一待测MOS晶体管，所述待测 MOS晶体管的参数包括有效栅极长度Lb、总的MOS晶体管总电容Ctb、单位电容Cub、以及版图设计参数栅极的数目Nb、栅极宽度Wb ；其特征在于，所述栅极长度La视为所述参考MOS晶体管的有效栅极长度；所述参考MOS晶体管与待测MOS晶体管在同一工艺流程中进行；所述有效栅极长度Lb为Lb = (Na XLaXffaX Ctb) / (Nb XffbX Cta)进一步地，所述总电容Cta和总电容Ctb在MOS晶体管制作工艺完成后测试得到。进一步地，所述栅极长度La的大于等于1微米。进一步地，所述栅极长度La的可以为2微米、5微米、8微米、10微米。进一步地，所述参考MOS晶体管与待测MOS晶体管制作在同一硅片上。进一步地，所述栅极宽度Wa与栅极宽度Wb的尺寸均大于等于1微米。所述栅极宽度Wa与栅极宽度Wb的设计尺寸相等时，所述有效栅极长度Lb为Lb= (Na X La X Ctb)/(Nb X CJ本专利技术提供的，该方法利用较大大尺寸(一般为1 微米以上)的栅极长度的参考器件，得到小尺寸下(1微米以下)的有效栅极长度。该方法通过将长度的计算转化为电容的测量，而电容的测试远比直接用样品物理方法测试简单， 因此本实施例的方法有利于减少器件浪费，降低测试的成本，提高有效栅极长度的测试速度。附图说明图1本实施例中所讨论的MOS晶体管，其中，11—栅极；12——源极；13——漏极；14——衬底；15——栅氧化层；16——栅源电容Cgs。；17——栅衬底电容Cgg ；18——栅漏电容Cgd。。图2本实施例所设计的参考版图100。图3本实施例所设计的目的版图200。图4使用本实施例方法得到的有效栅极长度对比图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面结合附图对本专利技术作进一步的详细描述。如图1所示N型MOS晶体管中，若栅极11加上超过该MOS晶体管阈值电压的正电压，源极12、漏极13、衬底14均接地时，MOS晶体管接近栅氧化层15的沟道位置进入反型状态，此时MOS晶体管等效于平板电容，MOS晶体管的总电容等于栅源电容16、栅衬底电容 17、栅漏电容18之和，即Ct。tal = Cgs。+Cgg+Cgd。。由于此时可以等效为平板电容，因而Ct。tal = CuXLXW,其中Ctotal为MOS晶体管总电容、Cu SMOS晶体管单位电容、L为栅极长度、W为栅极宽度。对于图1所示MOS晶体管也可以为P型MOS晶体管，此时该晶体管也能得到Ct。tal 一 Cgso+Cgg+Cgdo ο本实施例提供了针对需要测试的有效栅极长度(Effective Poly⑶)Lb的方法。 首先设计一个参考版图100，如图2所示。该版图100中将栅极长度La所设计的尺寸比较大，一般在Ium以上，其优选尺寸为lum、2um、5um、8um或者10um，只要上述尺寸的选取满足在工艺误差情况下，栅极长度La与实际得到的有效栅极长度基本相等即可。由于在上述大尺寸下，工艺误差相对于栅极长度La来说基本可以忽略，此时所设计的版图尺寸La视为或等同于版图100的有效栅极长度。图2中MOS晶体管的其它参数，包括总的MOS晶体管电容Cta、单位电容Cua、栅极的数目Na、以及栅极宽度Wa。按照图1分析的原理，在MOS晶体管沟道反型时，版图100中总的MOS晶体管电容等效为平板电容，其计算公式为Cta = CuaXNaXLaXffa (1)图3为本实施例中需要提取有效栅极长度的版图200，该版图200的MOS晶体管的参数包括栅极长度Lb、总的MOS晶体管电容Ctb、单位电容Cub、栅极的数目Nb，以及栅极宽度Wb。同理，按照图1分析的原理，在MOS晶体管沟道反型时，版图200中总的MOS晶体管电容等效为平板电容，其计算公式为Ctb = CubXNbXLbXffb (2)结合式子(1)和O)，可以得到Lb = (Cua XNaXLaXffaX Ctb) / (Cub XNbXffbXCj(3)在实际工艺处理中，版图100和版图200的对应器件制作在同一硅片上，并经过同样的工艺流程。此时，版图100和版图200所制作单位电容相等，即Cub = Cua，式子(3)可以进一步变为 Lb = (Na XLaXffaX Ctb) / (Nb XffbX Cta) (4)在式子(4)中，参数队和队可以从版图设计中直接得到，在设计版图中较大，因此在制作的实际器件中可以忽略其工艺误差造成的尺寸变化，可以直接由版图Wa和 Wb得到。因而，栅极长度Lb可以转为版图100制作得到的实际器件所对应的沟道长度La、 总的MOS晶体管电容Cta、版图200制作得到的实际器件所对应的总的晶体管电容Ctb。由于 La视为版图100的有效栅极长度，电容Cta与Ctb是根据工艺结果实际测得，因此，通过上述公式(4)计算得到的Lb为实际得到的是版图200对应的栅极长度，即版图200的有效栅极长度。本实施例中，在版图100与版图200所进行的微电子流片工艺中，由于版图100中的栅极长度较大，制作时误差较小，基本上可以认为实际上制作出来的有效栅极长度基本与版图100上所设计的尺寸相等，因此，LaR寸可以直接从所设计的版图100上直接得到。 此时，只要从实际器件测得Cta和Ctb，便可以利用式子(4)求得有效栅极长度。本实施例提供的方法可以实现利用较大大尺寸(一般为1微米以上)的栅极长度，得到小尺寸下(1微米以下)的有效栅极长度。本实施例使用的提取有效栅长的方法可以适用于有效栅极长度在45nm以上MOS晶体管集成电路，本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：韦敏侠，张瑛，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：