一种叠层片式陶瓷延迟线制造技术

一种叠层片式陶瓷延迟线，属于电子元器件技术领域。该延迟线包括多个金属线延迟单元叠层体和多个金属地电极叠层体，多个金属线延迟单元叠层体和多个金属地电极叠层体之间交错层叠在一起，多个金属线延迟单元依次串联并通过金属化通孔连接至器件表面，器件表面具有信号输入端、多个信号输出端、一个地电极端口和一个端口标记。本发明专利技术利用LTCC工艺技术，将依次串联的多个金属延迟线单元通过叠层方式集成于一体，有效减小了延迟线的体积和重量，具有绝缘性能好、品质因素大、自谐振频率高、工作带宽宽等特点；同时，本发明专利技术将金属延迟单元内埋于介质陶瓷体中，能够提高延迟线的可靠性，使得延迟线可适应各种不同的工作环境。

【技术实现步骤摘要】

本专利技术属于电子元器件
，涉及一种延迟线，特别涉及小型化、宽频带、长延时和具有多组抽头集成的叠层延迟线。
技术介绍
延迟线广泛应用于较精密的示波器、彩色电视、电子计算机、航空、雷达等领域，是微波系统中最常用的器件之一。传统的延迟线体积较大，一般只有单层设计，如在电路基板上采用平面折叠走线实现延时功能，而延迟线的性能指标主要取决于延迟线的长度和相位精度，为了达到一定的延迟时间，只有增加器件的体积以实现较长延迟线长度，造成器件成本提高，可靠性降低，不符合通信产品向短、小、轻、薄方向发展的趋势。另一方面，系统中需要在多组信号通路实现不同的延迟功能，就需要使用多组的延迟单元，如采用单层设计的延迟线，因其只有单个输出端口，则需要在每一路通道中放置一个延迟线，大大占用了电路的面积，不利于系统的小型化；具有多输出端的延迟线，一般为平面二维结构，器件中如采用分立器件形式的电容和电感组成延时单元，不但体积大而且可靠性低，如采用平面折叠走线实现每一路延时单元，为了避免折叠导线之间的电磁耦合干扰，相邻两路之间需要预留一定的距离，同样会占用较大的电路面积。
技术实现思路
本专利技术提供一种叠层片式陶瓷延迟线，该延迟线具有叠层三维结构，在相同的体积和重量的标准下，可以实现比传统延迟线更长的延时时间，同时集成多路输出端(中间抽头)，具有小型化、高可靠性、长延时能力的优势。在制备本专利技术提供的叠层片式陶瓷延迟线时，无需对现有设备进行改造，其制备工艺与常规片式元器件工艺相兼容。本专利技术技术方案如下一种叠层片式陶瓷延迟线，如图1、2所示，是一种具有三维叠层结构的器件，包括多个金属线延迟单元叠层体和多个金属地电极叠层体，多个金属线延迟单元叠层体和多个金属地电极叠层体之间交错层叠在一起、即相邻两层金属线延迟单元叠层体之间夹一层金属地电极叠层体或相邻两层金属地电极叠层体之间夹一层金属线延迟单元叠层体；所述金属线延迟单元叠层体为印刷于陶瓷介质叠层体表面的折叠式金属导线，所述金属地电极叠层体为印刷于陶瓷介质叠层体表面的网格状金属层；器件表面具有一个信号输入端、多个信号输出端、一个地电极端口和一个端口标记；设金属线延迟单元叠层体的个数为N，则信号输入端与第一金属线延迟单元的输入端相连，第一信号输出端与第一金属线延迟单元的输出端和第二金属线延迟单元的输入端相连，第二信号输出端与第二金属线延迟单元的输出端和第三金属线延迟单元的输入端相连，第(N-I)信号输出端与第(N-I)金属线延迟单元的输出端和第N金属线延迟单元的输入端相连，第N信号输出端与第N金属线延迟单元的输出端相连；地电极端口与各个金属地电极叠层体相连；跨层之间的电气连接均通过金属化通孔实现；端口标记为用于区别器件端口的标志。本专利技术提出的叠层片式陶瓷延迟线，实质上是利用LTCC工艺技术，将依次串联的多个金属延迟线单元通过叠层方式集成于一体，有效减小了延迟线的体积和重量；并可根据实际需要制作金属线延迟单元中折叠式金属导线的长度，以实现延时时间在一定范围内可调。本专利技术由于使用介质陶瓷，具有绝缘性能好、品质因素大、自谐振频率高等特点，有效的扩宽了延迟线的工作频段；同时，本专利技术由于将金属导体走线内埋于介质陶瓷体中，从而有效保护了折叠蛇形导体所用金属材料的性能，提高了延迟线的可靠性，使得延迟线可适应各种不同的工作环境。本专利技术所述叠层片式陶瓷延迟线的制造方法由下列工艺步骤形成a)将一定介电常数的高频陶瓷粉料制备成介质膜片；b)在介质膜片上打孔并填充金属浆料，形成互连通孔；c)在介质膜片表面印刷折叠式金属导线，形成表面印刷了折叠式金属导线的介质膜片；在介质膜片表面印刷网格状金属导体，形成印刷了网格状金属导体的介质膜片；d)将印刷了折叠式金属导线的介质膜片、印刷了网格状金属导体的介质膜片和互连通孔经交错堆叠、等静压。切割、排胶、烧结、倒角、封端工序而制成本专利技术所述的叠层片式陶瓷延迟线。本专利技术所述叠层片式陶瓷延迟线制备方法简单，与常规叠层片式器件制备工艺和步骤完全兼容。与传统延迟线及制备技术相比较，本专利技术的有益效果是1、本专利技术利用LTCC工艺技术，将依次串联的多个金属延迟线单元通过叠层方式集成于一体，且金属延迟线采用折叠式图形结构，有效减小了延迟线的体积和重量；并可根据实际需要制作金属线延迟单元中折叠式金属导线的长度，以实现延时时间在一定范围内可调。2、本专利技术由于使用高频介质陶瓷，具有绝缘性能好(大于1012Ω)、品质因素大(大于1000)、热导率高(大于2W/mK)，自谐振频率高(大于IOGHz)等特点，有效的扩宽了延迟线的工作频段(最大工作频率可到15GHz)和应用范围；3、本专利技术将金属延迟线单元内埋于介质陶瓷体中，从而有效保护了所用金属材料的原有性能，提高了延迟线的可靠性，使得延迟线可适应各种不同的工作环境。4、相邻两个金属延迟线单元之间间隔网格状金属地电极，实现不同金属延迟线单元之间的电磁屏蔽，能够抑制不同金属延迟线单元之间由于寄生电感、寄生电容带来的干扰，并降低损耗。5、本专利技术的制备方法简单、操作性强，与常规叠层片式器件制备工艺和步骤完全兼容，适合于批量化生产。附图说明图1是本专利技术提供的叠层片式陶瓷延迟线的立体外形示意图。图2是本专利技术提供的叠层片式陶瓷延迟线的分解透视图。图3是本专利技术提供的叠层片式陶瓷延迟线的内部网格状金属地电极结构示意图。图4是本专利技术提供的叠层片式陶瓷延迟线5路输出端的延时特性图。具体实施例方式下面结合实施例及附图，对本专利技术作进一步详细说明，但本专利技术的实施方式不限于此。如图1、2、3所示，本叠层片式陶瓷延迟线，包括12层片状陶瓷介质101、102、103、 104、105、106、107、108、109、110、111、112 ；所述折叠式金属导线用导电金属印刷于片状陶瓷介质层102、104、106、108、110上面；所述网格状金属层用导电金属印刷于片状陶瓷介质层103、105、107、109、111上面；金属化通孔hi连接器件信号输入端IOla和第一金属线延迟单元的输入端，金属化通孔h2连接第一信号输出端101b、第一金属线延迟单元的输出端和第二金属线延迟单元的输入端，金属化通孔h3连接第二信号输出端101c、第二金属线延迟单元的输出端和第三金属线延迟单元的输入端，金属化通孔h4连接第三信号输出端 101d、第三金属线延迟单元的输出端和第四金属线延迟单元的输入端，金属化通孔h5连接第四信号输出端101e、第四金属线延迟单元的输出端和第五金属线延迟单元的输入端，金属化通孔h6连接第五信号输出端IOlf和第五金属线延迟单元的输出端；地电极端口 IOlg 与片状陶瓷介质层103、105、107、109、111上面的网格状金属层相连；端口标记IOlx位于层叠体表面靠近输入端位置上。本叠层片式陶瓷延迟线包括5路延迟单元；所述陶瓷基片的相对介电常数范围为 10 5000。所述金属导体包括金、银或铜等低损耗的金属导体材料。本专利技术通过片状陶瓷介质层上设置折叠式金属延迟线和网格状金属地电极，通过多层叠片共烧技术形成层叠体，并在片状陶瓷介质层表面设置多个输出电极，通过多层互连技术将器件中间抽头有效连接至输出电极，从而具备多路输出功能。这种设计方式不仅很好地解决了因设计空间越来越狭小而带领本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：徐自强，夏红，杨邦朝，曾志毅，唐伟，尉旭波，李恬，
申请(专利权)人：成都成电电子信息技术工程有限公司，
类型：发明
国别省市：