一种由软件方式生成动态可重构处理器配置信息的系统技术方案

本发明专利技术提供一种由软件方式生成动态可重构处理器配置信息的系统，包括主处理器、配置信息生成处理器、动态可重构处理器和系统总线，各部分协调工作从而实现生成动态可重构处理器的配置信息，实现了在动态可重构处理器进行应用处理的功能。

【技术实现步骤摘要】

本专利技术涉及嵌入式系统领域中的动态可重构处理器
，特别是涉及一种由软件方式生成动态可重构处理器配置信息的系统。
技术介绍
动态可重构处理器是一种新生的处理器构架，其较之以往的单核处理器、专用芯片、现场可编程逻辑阵列有着显著的优势，是未来电路结构发展的一个方向。首先，动态可重构处理器内往往含有多个算数逻辑单元，且数量巨大，称之为众核阵列。阵列内部配以灵活度高的路由单元，实现算数逻辑单元之间多样化的互联。因此，经路由单元连接后的众核阵列可实现对数据流的高速处理，较传统的单核以及少核处理器在性能上有着巨大的优势。同时，较固化的专用电路在灵活性上也有着巨大的优势。其次，较传统的静态可重构电路一现场可编程逻辑阵列而言，动态可重构处理器有动态的特点，即在电路运行过程中可动态的切换电路的功能，而非以往静态可重构电路一沉不变的不改变电路功能，只是在电路运行之前烧写电路功能，对电路进行初始化。这样做的好处在于通过时分复用的方式减少了电路的规模，原因在于之前的电路结构的全映射现在变为分块映射，而块与块之间恰好采取了动态切换的方式。目前的实际应用中往往需要生成配置信息，而现有技术通常不能满足实际应用的需求，因此，需要本领域技术人员迫切解决的一个技术问题就是如何能够创新的提出有一种有效措施以克服现有技术存在的缺陷，实现用软件方式生成动态可重构处理器的配置信息，从而实现动态可重构处理器的功能。
技术实现思路
本专利技术所要解决的技术问题是提供一种由软件方式生成动态可重构处理器配置信息的系统，有效的实现用软件方式生成动态可重构处理器的配置信息，实现了动态可重构处理器的功能。为了解决上述问题，本专利技术公开了一种由软件方式生成动态可重构处理器配置信息的系统，包括主处理器、配置信息生成处理器、动态可重构处理器和系统总线，其中，主处理器， 用于负责运行应用的控制部分，通过系统总线向配置信息生成处理器发送配置信息生成所需参数，并通过向配置信息生成处理器传递参数，间接实现对动态可重构处理器的控制；配置信息生成处理器，接收由主处理器发送过来的生成配置信息所需参数，并处理生成动态可重构处理器的配置信息，通过系统总线将生成的动态可重构处理器的配置信息发送到动态可重构处理器中，并通过向动态可重构处理器发送配置信息，直接实现对动态可重构处理器的控制；动态可重构处理器，接收从配置信息生成处理器传送过来的配置信息，并根据配置信息配置为所需状态；系统总线，负责整个系统中处理器间数据传输，包括主处理器通过系统总线向配置信息生成处理器传输数据，配置信息生成处理器通过系统总线向动态可重构处理器传输数据。优选的，动态可重构处理器的N个任务对应在软件构架中N个分支，软件在配置信息生成处理器上运行。优选的，动态可重构处理器的所有任务都编写为对应的软件代码。优选的，配置信息生成处理器根据由主处理器传递来的参数判断出可重构处理器将要执行哪一个任务，即将主处理器传递来的参数作为分支判断的输入，选择出某一个分支。与现有技术相比，本专利技术具有以下优点本专利技术提供一种由软件方式生成动态可重构处理器配置信息的系统，包括主处理器、配置信息生成处理器、动态可重构处理器和系统总线，各部分协调工作从而实现生成动态可重构处理器的配置信息，实现了在动态可重构处理器进行应用处理的功能。附图说明图1是本专利技术具体实施方式中所述的一种典型的动态可重构处理器的示意图；图2是本专利技术具体实施方式中所述的一种由软件方式生成动态可重构处理器配置信息的系统的结构示意图；图3是本专利技术具体实施方式中所述的一种在上述由软件方式生成动态可重构处理器配置信息的系统的流程示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。一种典型的动态可重构处理器的结构示意图如图1所示，动态可重构处理器的运转流程可概括为如下步骤1.动态可重构处理器由外部数据读入装置将处理器外存储器内待处理的数据读入处理器内，分发至多个子单元处理内的外部数据缓存器。2.多个子单元将数据从各自的外部数据缓存器读出，再进行处理。多个子单元同时处理，以达并行处理的效果。各子单元处理完后，将结果数据存于各自的内部数据缓存ο3.外部数据写出装置将结果数据从各子单元的内部数据缓存器读出，并写出到处理器外部存储器。除上述步骤外，还需说明的是1.子单元间的同步机制通过子单元间同步控制器来实现。2.子单元间的数据交互通过由子单元A向子单元间数据交互暂存器写入数据，子单元B从子单元间数据交互暂存器读出此数据来实现。使用时还需结合子单元间的同步机制，即子单元A向子单元间数据交互暂存器写完数据后，子单元B才可开始读取子单元间数据交互暂存器。动态可重构处理器可从数据流和配置流的角度去被描述。数据流的角度是指从对数据流的处理的角度出发，遍历数据流所经过的动态可重构处理器内的各模块，提出各模块所需的功能。从数据流的角度出发，动态可重构处理器在结构上可分为以下四个部分1.数据转移装置a)数据转移装置用于将数据从数据存储装置读出，并写入另一数据存储装置，使数据在数据存储装置之间转移。最终实现将数据写入处理单元阵列，处理单元阵列运行完后，将处理单元阵列的结果数据读出。b)数据转移装置分为6个外部数据读入装置，子单元间数据交互装置，内外部数据转换装置，内部数据读入装置，内部数据写出装置，外部数据写出装置。按数据流的流动方向，具体说明如下。c)外部数据读入装置i.用于将动态可重构处理器外待处理的数据读入动态可重构处理器内，缓存于外部数据缓存器。d)子单元间数据交互装置i.用于将子单元间数据交换暂存器内存储的其他子单元的结果数据读出，并在一定程度上进行整合，最终将整合后的数据分发至当前子单元的内部数据存储器或直接分发至处理单元阵列，这取决于此外单元的结果数据是否可直接被处理单元阵列处理和此数据是否将多次被处理。e)内外部数据转换装置i.用于将外部数据缓存器内缓存的外部数据分发至内部数据存储器或直接分发至处理单元阵列，这取决于此外部数据是否可直接被处理单元阵列处理和此数据是否将多次被处理。f)内部数据读入装置i.用于将内部数据存储器内存储的当前子单元的内部数据，并在一定程度上进行整合，最终将整合后的数据写入到处理单元阵列。g)内部数据写出装置i.用于将处理单元阵列的结果数据读出，再写入至处理单元阵列供紧接着运行处理单元阵列时使用，或写入至内部数据存储器将数据缓存起来，或写入子单元间数据交互暂存器供子单元间数据交互使用，或写入内部数据缓存器待输出至处理器外。h)外部数据写出装置i.用于将缓存于内部数据缓存器的子单元的结果数据输出至处理器外。2.数据存储装置a)分为4个，具体说明如下。b)外部数据缓存器i.用于将读入的外部数据缓存，待需要时被读出。C)内部数据存储器i.用于对处理单元阵列的结果数据进行暂存，待需要时被读出，还供在处理器内部使用。d)内部数据缓存器i.用于对处理单元阵列的结果数据进行缓存，待输出至处理器外。e)子单元间数据交互暂存器i.用于暂存子单元A的结果数据，待子单元B读出，以实现子单元间的数据交互。3.运算单元a)运算单元即处理单元阵列，详见图1。b)处理单元是一个算术逻辑运算单元，可实现基本的算术运算功能本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：刘雷波，王延升，朱敏，邹于佳，杨军，曹鹏，时龙兴，尹首一，魏少军，
申请(专利权)人：清华大学，
类型：发明
国别省市：