一种编码器的高倍高速细分器制造技术

一种编码器的高倍高速细分器，它包括输入端与所述编码器输出端连接的信号预处理模块，与信号预处理模块输出端连接的模数转换模块和信号整形模块，与模数转换模块和信号整形模块输出端连接的DSP模块。所有模块集成为一IC卡。本实用新型专利技术具有结构比较简单，容易制造，成本低廉，使用灵活，速度较快，实用性较好的特点；其精度可以达到16位，它的最大细分倍数可以达到2的16次幂，即65536倍。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种细分器，特别是涉及一种编码器的高倍高速细分器。
技术介绍
现有技术中，中国专利申请号200910188342. X提供了一种“高速正余弦细分装置”，它将所有的模块均集成在FPGA的器件中，装置结构简单，操作方便。但也受到一些限制，如补偿较困难，难于进行更复杂的计算，因此，难于提高精度和速度。中国专利申请号200910188345. 3提供的“正余弦输出型编码器本身精度补偿系统”和中国专利申请号200910188341. 5提供的“正余弦编码器在线实际误差补偿系统”，两者都是针对特定的正余弦编码器对其精度或误差进行补偿的系统。所以，适用范围比较窄。中国专利申请号201010555912. 7公开了 “对位置传感器的正余弦信号细分和数据编码的装置及实现方法”，它利用FPGA器件完成计算和数据编码，运用DSP完成合成运算，最终输出转子绝对位置值。其电路较复杂，信号处理步骤迂回繁琐，实用性较差。
技术实现思路
本技术的目的在于提供一种编码器的高倍高速细分器，能够克服上述现有技术中的不足，其结构简单，速度又较快，精度较高，实用性较好。为了达到上述目的，本技术的技术方案是—种编码器的高倍高速细分器，它包括输入端与所述编码器输出端连接的信号预处理模块，与信号预处理模块输出端连接的模数转换模块和信号整形模块，与模数转换模块和信号整形模块输出端连接的DSP模块；作为优选，所述编码器输出的正余弦信号和一周信号，经过信号预处理模块的滤波、增强信号稳定及放大处理后输出正余弦差分信号送入模数转换模块和信号整形模块内，信号整形模块将正余弦差分信号整形为脉冲信号送进 DSP模块内，模数转换模块将模拟信号转换成数字信号输入DSP模块内，DSP模块接收到信号后进行滤波、精度补偿、细分、误差补偿、累积计数及求和，求出最终的绝对位置值。本技术的细分器具有比较突出的进步。如上述本技术的结构，它只包括信号预处理模块、信号整形模块、模数转换模块和DSP模块。结构比较简单，容易制造，成本低廉。如上述本技术的结构，因为它包括信号预处理模块。由编码器输入的信号首先由该信号预处理模块滤去干扰信号，再使其信号稳定和放大，为后续的DSP模块提供了比较精确的真实的信号，也就是为提高精度奠定了基本条件。如上述本技术的结构，因为它包括DSP模块，由一块DSP模块完成了精度补偿、误差补偿、细分、累积计数及求和，求出了最终的绝对位置值。所以，虽然本技术的细分器结构比较简单，但精度和误差都得到了补偿。因此，本技术的细分器的精度可以达到16位，它的最大细分倍数可以达到2的16次幂，即65536倍。如上述本技术的结构，因为它由一块DSP模块就完成了细分、累积计数和求和。所以它的速度较快，于1. 2μ s的时间就可以获得所需求的精确的转子位移值。本技术具有较强的实用性和灵活性。因为，如上述本技术的结构，它所包括的模块容易集成一 IC卡，使用方便灵活，比较实用；且，它所包括的各个模块可以根据需要选择模块的功能，以能够适用不同类型的编码器。附图说明图1是本技术细分器的一实施例的结构示意图；图2是本技术细分器内所包括的DSP模块的具体结构示意图。具体实施方式以下结合附图进一步说明本技术细分器的结构特征。如图1所示，本技术的细分器包括输入端与所述编码器1输出端连接的信号预处理模块2，与信号预处理模块2输出端连接的模数转换模块3和信号整形模块5，与模数转换模块3和信号整形模块5输出端连接的DSP模块4。在本实施例中，所述编码器是正余弦编码器，它输出正余弦信号和一周信号。在本实施例中，所述信号预处理模块2内包括滤波器、跟随器和差分放大器。其中滤波器用于对正余弦信号和一周信号进行滤波，滤除各类噪声及干扰信号；跟随器用于增强正余弦信号和一周信号的稳定性并使输入输出信号供电位；差分放大器用于对正余弦信号和一周信号进行差分放大处理。该模块中的放大速度可在IOV/μ s 42V/μ s之间选择， 放大倍数可根据所需要的自行选择，只要将差分放大器的放大速度与后续模块的采样速率相匹配即可。在本实施例中，所述信号整形模块5内包括比较器。用于将信号预处理模块输出的差分信号整形为脉冲信号。具体地说，在在本实施例中，是将正余弦差分信号整形为过零脉冲信号(方波信号)，然后，输送给DSP模块。在本实施例中，所述模数转换模块3包括模数转换器。它将模拟信号转换成数字信号输送给DSP模块。在本实施例中，模数转换器采用16位分辨率的模数转换器。它在DSP 模块的采样控制下连续不断地对信号进行高速采样，采样速率可达200ΚΗζ 200MHz (可以在这个速率之间选择)。在本实施例中，所述DSP模块4是采用32位高速浮点运算数字处理器 TMS320F28335QFP(由IT公司提供)。如图2所示，它具体的内部包括采样控制模块、A/D精度补偿模块、信号滤波模块、区间细分模块、误差补偿模块、方波滤波模块、差补周期模块、 一周信号计数模块、辩向模块、区间位置模块、求和模块和数据编码模块。如图2所示，DSP模块4中的采样控制模块控制模数转换模块3进行采样，在本实施例中，采样的速率控制在200KHz 200MHz之间。如图2所示，A/D精度补偿模块是对于模数转换模块3输出信号的精度进行补偿。 在本实施例中，模数转换模块3中的模数转换器是具有16位分辨率的模数转换器，其输出精度是14位或12位，利用A/D精度补偿模块对模数转换器输出的14位或12位正余弦数据进行精度补偿，使其达到16位精度，所以，可以达到的最大细分倍数为2的16次幂，即 65536 倍。如图2所示，经过A/D精度补偿模块精度补偿过的信号再经过信号滤波模块滤除干扰信号并保持采样速度送进区间细分模块内。区间细分模块接收其输出的信号(正余弦信号)并综合区间位置模块输出的区间位置信息，运用细分算法得到当前区间中的具体细分位置的值。这里的细分算法是计算细分法，计算细分法可归纳为首先求出编码器输出正余弦信号的相位角Θ，其中θ = arctan(A sin θ/Acos θ )，通过相位角θ可求出转子与其对应的位移量，然后确定细分份数N，那么某一相位角θ对应的细分值就为^arctan4^4，式中的A为光电信号幅度。 In A cos θ由于DSP模块中包括了这一含有计算细分法的区间位置模块，实现了软件细分， 简化了硬件电路，无须查表，提高了系统的实时性。区间细分模块输出的信号送进误差补偿模块中，误差补偿模块对于存在的直流偏置、相位偏差和幅值偏差进行实时补偿后送进求和模块中。如图2所示，信号整形模块5输出的过零脉冲信号(方波信号)经过方波滤波模块滤除方波的高频干扰信号后送入差补周期模块(或称滞后误差补偿模块)；差补周期模块对于信号整形模块输出的方波信号进行周期性滞后误差补偿；经过周期性滞后误差补偿后的信号分别送进一周信号计数模块、辩向模块和区间位置模块；一周信号计数模块用于接收信号整形模块发出的一周脉冲信号并对其进行累积计数，计数的结果送入求和模块内； 辩向模块用于接收信号整形模块输出的正余弦过零脉冲信号，通过它内部的程序实现电机转子的辩向；区间位置模块用于接收信号整形模块输出的正余弦过零脉冲本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：贺姗姗，叶华，陈广博，
申请(专利权)人：上海三一精机有限公司，
类型：实用新型
国别省市：