用于形成半导体器件的方法以及具有集成多晶二极管的半导体器件技术

用于形成半导体器件的方法以及具有集成多晶二极管的半导体器件。提供用于形成场效应功率半导体的方法，该方法包括提供半导体本体、与半导体本体的主表面相邻布置的导电区域以及布置在主水平表面上的绝缘层。穿透绝缘层蚀刻窄沟槽以露出导电区域。沉积多晶半导体层且形成垂直多晶二极管结构。多晶半导体层具有窄沟槽的最大水平延伸的至少一半的最小垂直厚度。至少形成垂直多晶二极管结构的一部分的多晶区域通过无掩膜回蚀多晶半导体层在窄沟槽中形成。而且，提供具有沟槽多晶二极管的半导体器件。

【技术实现步骤摘要】

本专利技术涉及用于形成具有集成多晶二极管结构的半导体器件的方法的实施例。再者，本说明书涉及具有集成多晶二极管的半导体器件、尤其是具有集成多晶二极管的沟槽栅场效应半导体器件的实施例。
技术介绍
诸如转变电能和驱动电马达或电机的汽车、消费和工业应用中的现代器件的很多功能依赖于半导体器件。通常希望半导体器件以高转换速率(slew rate)、低损耗且例如在负载故障时限制短路电流的方式可靠地操作。为了就短路限制和切换行为优化器件性能， 已经发现浮栅和浮置半导体区域在很多应用中是有用的。例如，所谓的间隔沟道功率IGBT (绝缘栅双极型晶体管)具有低导通电压和低切换损耗，使得总损耗低。在间隔沟道功率 IGBT中，沟道区域(体区域)通过载流子存储浮置区域彼此间隔。至少由于短路电流的有用级别的原因，通常希望钳位这种器件中浮置区域的电压波动。对于栅电极和浮栅电极，电压的限制通常是希望的，例如以分别保护栅极电介质或限制短路电流。例如，功率半导体器件 (例如以功率转换器操作的功率IGBT或电马达的开关或者驱动器)可以在切换或操作循环期间暴露于高的反向电流和/或电压。这可能导致浮栅电极的大电压摆动且因此导致栅极电介质的高应力。因此，钳位电路可以用于限制电压波动。例如，在源极或栅极驱动器和浮置半导体区域和/或浮栅之间切换的Pn 二极管可以用于将电压波动限制为二极管的阈值电压。集成二极管通常是希望的，用于减小处理需求且避免附加电感。然而附加二极管的集成通常与增加的工艺需求和成本相关。由于这些和其他原因，对于本专利技术存在需要。
技术实现思路
根据用于形成场效应功率半导体器件的方法的一个实施例，该方法包括提供半导体本体，该半导体本体包含主水平表面和与该主水平表面相邻布置的导电区域；在主水平表面上形成绝缘层；以及穿透绝缘层蚀刻窄沟槽，使得导电区域的一部分露出。在给定垂直剖面图中窄沟槽包含最大水平延伸。该方法还包括形成包含水平延伸的pn结的垂直多晶二极管结构。垂直多晶二极管结构通过以下步骤形成沉积包含最大水平延伸的至少一半的最小垂直厚度的多晶半导体层；以及无掩膜回蚀多晶半导体层以在窄沟槽中形成多晶区域。根据用于形成沟槽栅场效应半导体器件的方法的一个实施例，该方法包括提供半导体本体，该半导体本体包含主水平表面和包含布置在位于半导体本体中的深沟槽中的导电区域的栅电极结构。在给定垂直剖面图中深沟槽包括水平延伸。该方法还包括在主水平表面上形成绝缘层使得绝缘层覆盖导电区域；以及穿透绝缘层蚀刻窄沟槽，使得导电区域的一部分露出。在垂直剖面图中，窄沟槽包括比深沟槽的水平延伸小的最大水平延伸。该方法还包括形成包含水平延伸pn结的集成垂直多晶二极管结构。集成垂直多晶二极管结构通过以下步骤形成沉积多晶半导体层使得窄沟槽被完全填充；以及无掩膜回蚀多晶半导体层以在窄沟槽中形成多晶区域。根据用于形成半导体器件的方法的一个实施例，该方法包括提供半导体本体，该半导体本体包含主水平表面和延伸到主水平表面的第一导电类型的第一半导体区域；形成第二导电类型的第二半导体区域，使得在第一半导体区域和第二半导体区域之间形成pn 结；以及形成从主水平表面延伸到半导体本体中的深沟槽。该方法还包括至少在深沟槽的侧壁上形成薄绝缘层；在深沟槽中形成导电区域；在主水平表面上形成绝缘层；蚀刻穿透绝缘层至少到达导电区域的窄沟槽；沉积多晶半导体层，使得窄沟槽被完全填充；以及在绝缘层上形成第一金属化。深沟槽垂直延伸到pn结下面。电流路径包括在第一金属化和导电区域之间在窄沟槽中通过多晶半导体层形成的整流结。根据用于形成半导体器件的方法的另一实施例，该方法包括提供半导体本体，该半导体本体包含主水平表面和延伸到主水平表面的第一导电类型的第一半导体区域；形成第二导电类型的第二半导体区域，使得在第一半导体区域和第二半导体区域之间形成pn 结；以及形成第二导电类型的另外的半导体区域，使得在第一半导体区域和该另外的半导体区域之间形成另外的pn结。该方法还包括形成从主水平表面延伸到半导体本体中且在 pn结下面垂直延伸的深沟槽；至少在深沟槽的侧壁上形成薄绝缘层；在深沟槽中形成导电区域；以及在主水平表面上形成绝缘层，使得该绝缘层至少覆盖另外的半导体区域和导电区域。该方法还包括穿透绝缘层蚀刻窄沟槽，使得另外的半导体区域露出；沉积多晶半导体层，使得窄沟槽至少被完全填充；无掩膜回蚀多晶半导体层以在窄沟槽中形成第一多晶区域；以及在绝缘层上形成第一金属化，使得包含整流结的电流路径通过窄沟槽且在第一金属化和另外的半导体区域之间形成。根据场效应半导体器件的一个实施例，该器件包括半导体本体，该半导体本体包括主水平表面和第一导电类型的第一半导体区域。第二导电类型的第二半导体区域布置在第一半导体区域和主水平表面之间。第一半导体区域和第二半导体区域形成Pn结。绝缘层布置在主水平表面上，第一金属化布置在绝缘层上且深沟槽从主水平表面开始垂直延伸到pn结下面。深沟槽包括与第一半导体区域和第二半导体区域绝缘的导电区域。窄沟槽包括通过绝缘层从第一金属化至少延伸到导电区域的多晶半导体区域。垂直多晶二极管结构包括水平延伸的pn结。垂直多晶二极管结构至少部分地布置在窄沟槽中。当阅读下面的详细描述且当查看附图时，本领域技术人员将意识到附加特征和优点ο附图说明附图被包括以提供对实施例的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图说明了实施例，且与说明书一起用于解释本专利技术的原理。将容易意识到其他实施例和实施例的很多潜在优点，因为它们通过参考下面的详细描述而变得更好理解。附图的元件没有必要彼此按比例绘制。相同的附图标记指示相应的类似部件。图1示意性说明根据一个或更多实施例的垂直半导体器件的垂直剖面图。图2示意性说明根据一个或更多实施例的垂直半导体器件的垂直剖面图。图3示意性说明根据一个或更多实施例的垂直半导体器件的垂直剖面图。图4示意性说明根据一个或更多实施例的垂直半导体器件的垂直剖面图。图5示意性说明根据一个或更多实施例的垂直半导体器件的垂直剖面图。图6示意性说明根据一个或更多实施例的垂直半导体器件的垂直剖面图。图7示意性说明根据一个或更多实施例的垂直半导体器件的垂直剖面图。图8示意性说明根据一个或更多实施例的垂直半导体器件的垂直剖面图。图9示意性说明可以在垂直半导体器件的实施例中使用的电路。图10示意性说明可以在垂直半导体器件的实施例中使用的电路。图11-21说明根据一个或更多实施例的制造工艺。图22和23说明根据一个或更多实施例的制造工艺。图M-观说明根据一个或更多实施例的制造工艺。图四和30说明根据一个或更多实施例的制造工艺。具体实施例方式在下面的详细描述中，对附图做出参考，附图形成本说明书的一部分且通过可以实践本专利技术的说明性特定实施例示出。就这方面而言，参考描述的(多个)附图的方向使用诸如“顶”、“底”、“前”、“后”、“前列”、“拖尾”等方向术语。因为实施例的组件可以以很多不同取向布置，方向术语用于说明目的而绝非限制。应当理解，可以使用其他实施例，且可以在不偏离本专利技术的范围的条件下做出结构或逻辑改变。因此下面的详细描述并不具有限制意义，且本专利技术的范围由所附权利要求限定。现在详细参考各个实施例，其一个或更多示例在附图中说明。每个示例以解本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：F希尔勒，A莫德，FD普菲尔施，HJ舒尔策，
申请(专利权)人：F希尔勒，A莫德，FD普菲尔施，HJ舒尔策，
类型：发明
国别省市：