提供输出电路、数据驱动器和显示装置。输出电路具有差动放大电路、输出放大电路、控制电路，差动放大电路具有将输入端子和输出端子的电压差动输入的差动输入级、与第一和第二电源端子连接的第一和第二电流镜、连接在第一和第二电流镜的输入间、输出间的第一、第二联络电路，输出放大电路具有连接在第一电源端子和输出端子之间且控制端子与第一电流镜的输出和第二联络电路的一端的连接点连接的第一导电型的第一晶体管、连接在第三电源端子与输出端子之间且控制端子与第二联络电路的另一端连接的第二导电型的第二晶体管，控制电路具有连接在第二电流镜的输出和第二联络电路的另一端之间而接受偏置信号的第一导电型的第三晶体管。
【技术实现步骤摘要】
本专利技术涉及输出电路和采用该输出电路的数据驱动器以及显示装置。
技术介绍
近来，以薄型、轻量、低功耗为特征的液晶显示装置(LCD)广泛普及于显示装置， 并且在移动电话机(mobilphone、cellphone)、PDA(个人数字助理)、移动信息终端、笔记本 PC等的移动设备的显示部中得到广泛应用。但是，最近随着液晶显示装置的大画面化、动画处理技术的提高，除了移动用途之外，也能够实现放置型的大画面显示装置或大画面液晶电视。作为这些液晶显示装置，可以使用能够进行高精细显示的有源矩阵驱动方式的液晶显示装置。参照图7，先对有源矩阵驱动方式的液晶显示装置的典型构成进行说明。并且，在图7的(A)中以框图示出液晶显示装置的要部构成，在图7的(B)中示出液晶显示装置的显示面板的单位像素的要部构成。在图7的(B)中，以示意性的等效电路来表示单位像素。参照7的(A)，有源矩阵驱动方式的薄型显示装置通常构成为包括电源电路940、 显示控制器950、显示面板960、栅极驱动器970、数据驱动器980。在显示面板960中，包含像素开关964和显示元件963的单位像素以矩阵状配置(例如在彩色SXGA (Super extended Graphic Array :超级扩展型图形阵列)面板的情况下，1280 X 3像素列X IOM像素行)，向各单位像素传输从栅极驱动器970输出的扫描信号的扫描线961、和传输从数据驱动器980 输出的灰度电压信号的数据线962呈格子状配线。此外，栅极驱动器970和数据驱动器980 被显示控制器950所控制，通过显示控制器950供给各自所需的时钟CLK、控制信号等，影像数据以数字信号供给至数据驱动器980。电源电路940向栅极驱动器970、数据驱动器980 供给所需电源。显示面板960由半导体基板构成，特别是在大画面显示装置中广泛采用在玻璃基板或塑料基板等绝缘性基板上以薄膜晶体管(TFT)形成像素开关等的半导体基板。上述显示装置，根据扫描信号来控制像素开关964的接通或断开，当像素开关964 为接通(导通状态)时，对显示元件963施加与影像数据对应的灰度电压信号，通过根据该灰度电压信号而改变显示元件963的亮度来显示图像。1个画面量数据的改写是在1帧期间(60Hz驱动时通常约为0.017秒)内进行，通过各扫描线961按照每1像素行(每行)顺次被选择(像素开关964接通)，在选择期间内通过各数据线962将灰度电压信号经由像素开关964供给给显示元件963。此外，有时也存在通过扫描线同时选择多个像素行或者以60Hz以上的帧频率被驱动的情况。在液晶显示装置的情况下，参照图7的㈧和图7的⑶，显示面板960构成为包括作为单位像素以矩阵状配置像素开关964和透明的像素电极973的半导体基板、在整个面上形成1个透明电极974的相向基板、使这2张基板相向而在其中间封入液晶的构造。此外，构成单位像素的显示元件963具有像素电极973、相向基板电极974、液晶电容971和辅助电容972。另外，在显示面板的背面上作为光源具有背光(未图示)。在因来自扫描线961的扫描信号而像素开关964接通(导通)时，来自数据线962的灰度电压信号施加于像素电极973，透过液晶的背光的透过率因各像素电极973与相向基板电极974之间的电位差而变化，在像素开关964被断开(非导通)后，也能够通过液晶电容971和辅助电容972将该电位差保持一定期间来进行显示。另外，在液晶显示装置的驱动中为了防止液晶的劣化而对相向基板电极974的共模电压(COM)进行按照每个像素通常以1帧周期切换电压极性(正或负)的驱动(反转驱动)。作为典型驱动有在邻接像素间成为不同的电压极性的点反转驱动、或在相邻数据线间成为不同的电压极性的列反转驱动。在点反转驱动中按照1个选择期间(1个数据期间)向数据线962输出不同的电压极性的灰度电压信号，在列反转驱动中按照每1个选择期间(1 个数据期间)向数据线962输出相同的电压极性的灰度电压信号(按照每1帧周期进行极性反转)。图8为引用专利文献1的图6的图(具体参照专利文献1的记载)。差动级14具有匪OS 晶体管 MN11、MN12、MNl3, MNl5, MN16、PMOS 晶体管 MP11、MP12、MP13、MP15、MP16、 恒定电流源111、112、浮动电流源113、开关SW11、SW12。NMOS晶体管MN11、MN12各自的栅极与开关电路6、输入端子12连接而形成Nch差动对。恒定电流源111被供给负电源电压 VSS而向Nch差动对晶体管(NM0S晶体管MNl 1、MNl2)供给偏置电流。PMOS晶体管MPl 1、 MP12各自的栅极与开关电路6、输入端子12连接而形成Pch差动对。恒定电流源112被供给正电源电压VDD而向Pch差动对晶体管(PM0S晶体管MP11、MP12)供给偏置电流。NMOS 晶体管丽11和PMOS晶体管的栅极通过开关电路6与输出端子11或输出端子21连接。PMOS晶体管MP15、MP16的源极与电源端子15 (正电源电压VDD)共通连接，漏极与Nch差动对晶体管(NM0S晶体管丽11、丽12)的各自漏极分别连接。并且，PMOS晶体管 MP15的漏极经由开关SWll和PMOS晶体管MP13与浮动电流源113连接。另外，PMOS晶体管MP15、MP16的栅极与浮动电流源113和PMOS晶体管MP13的漏极共通连接。由此，PMOS 晶体管MP15、MP16起到折叠式共源共栅放大器(folded cascode)连接的有源负载的作用。 向PMOS晶体管MP13的栅极供给偏置电压BP2。NMOS晶体管丽15、丽16的源极与电源端子16 (负电源电压VSQ共通连接，漏极与Pch差动对晶体管(PM0S晶体管MPll、MP12)的各自漏极分别连接。另外，NMOS晶体管丽15的漏极，经由开关SW12和匪OS晶体管丽13与浮动电流源113连接。再有，NMOS晶体管丽15、丽16的栅极与浮动电流源113和NMOS晶体管丽13的漏极共通连接。由此，NMOS 晶体管MN15、MN16起到折叠式共源共栅放大器连接的有源负载的作用。向NMOS晶体管MN13 的栅极供给偏置电压BN2。开关SW11、12始终为接通状态(导通状态)。NMOS晶体管丽12和PMOS晶体管MP16的漏极与输入级输出端子51连接，并经由开关SW51、SW52与输出级13 (PM0S晶体管MP14的源极)和输出级23 (PM0S晶体管MPM的源极)连接。PMOS晶体管MP12和NMOS晶体管丽16的漏极与输入级输出端子52连接，并经由SW53、SWM与输出级13 (匪OS晶体管丽14的源极)和输出级23 (匪OS晶体管丽对的源极)连接。通过上述这种构成，从NMOS晶体管丽12以及PMOS晶体管MP16的漏极(输入级输出端子51)、和PMOS晶体管MP12和NMOS晶体管丽16的漏极(输入级输出端子52) 输出与输入到输入端子12上的输入信号Vinl对应的2个输入级输出信号Vsill、Vsil2。差动级M也是同样的构成。其中，匪OS晶体管丽11 丽16、PM0S晶体管MPll MP16、恒定电流源111、112、浮动电流源113本文档来自技高网...
【技术保护点】
１．一种输出电路，具有输入端子、输出端子、差动放大电路、输出放大电路、控制电路、从第一电源至第三电源分别被供给第一电源电压至第三电源电压的第一电源端子至第三电源端子，上述第三电源电压为上述第一电源电压和上述第二电源电压之间的电压，上述差动放大电路，具有：差动输入级，将上述输入端子的输入信号和上述输出端子的输出信号以差动方式输入；第一电流镜，包括与上述第一电源端子连接的第一导电型的晶体管对；以及第二电流镜，包括与上述第二电源端子连接的第二导电型的晶体管对，上述第一电流镜和上述第二电流镜的至少一方接受上述差动输入级的输出电流，上述差动放大电路，还具有：第一联络电路，连接在上述第一电流镜和上述第二电流镜的各自的输入节点之间；以及第二联络电路，连接在上述第一电流镜和第二电流镜的各自的输出节点之间，上述输出放大电路，具有：上述第一导电型的第一晶体管，连接在上述第一电源端子和上述输出端子之间，控制端子连接到上述第一电流镜的输出节点和上述第二联络电路的一端的连接点；以及上述第二导电型的第二晶体管，连接在上述输出端子和上述第三电源端子之间，控制端子与上述第二联络电路的另一端连接，上述控制电路具有上述第一导电型的第三晶体管，该第一导电型的第三晶体管的第一端子连接到上述第二联络电路的上述另一端和上述输出放大电路的上述第二晶体管的控制端子的连接点，第二端子与上述第二电流镜的上述输出节点连接，控制端子接受与上述第三电源电压对应的值的第一偏置电压。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：土弘，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。