时钟产生器与时钟产生方法技术

本发明专利技术提供时钟产生器及时钟产生方法。该时钟产生器具有振荡器模块、延迟电路及输出模块。振荡器模块提供具有多个相位的第一时钟。延迟电路延迟第一时钟的多个相位中的至少一个，产生具有多个相位的第二时钟。输出模块从第二时钟的多个相位中选取信号以产生第三时钟，其中第一、第三时钟之间具有非谐波关系。本发明专利技术的时钟产生器与时钟产生方法，用以产生与输入时钟具有非谐波关系的输出时钟，以解决时钟沿旋转器的时序不匹配的问题。

【技术实现步骤摘要】

本专利技术有关于产生一时钟信号，尤其是关于一种用以产生与输入时钟具有非谐波关系输出时钟的时钟产生器与相关的时钟产生方法。
技术介绍
随着半导体技术的发展，单一电子装置本身可支持越来越多的功能，举例来说，多重射频的整合型芯片产品(multi-radio combo-chip product)可支持多个通讯协议，而所有的射频振荡器应该要被适当设计以避免彼此间的冲突，明确来说，好的隔离度是需要的， 此外，还应该要避免对应不同射频的振荡器之间的注入牵引(injection pulling)干扰， 举例来说，功率放大器(power amplifier, PA)输出的很强的谐波对于电感电容谐振振荡器(LC-tank oscillator)所造成的牵引应该要被避免；此外，对应另一射频的功率放大器输出信号或本地振荡信号对于电感电容谐振振荡器所造成的牵引也应该要被避免。因此， 使得频率规划变的复杂以及本地振荡器的设计变的困难，特别是在模拟电路中。假若采用了模拟的作法，则需要传统的模拟功能模块(例如分频器及混波器)，以使得频率偏移比率(frequency offset ratio)被限定为一个有理数，此外，还需要一电感电容谐振电路来抑制不想要的旁带突波(side-band spur)，因此也无可避免地会消耗很大的电路面积与电流。所以，需要一种创新的非谐波时钟产生器(non-harmonic clock generator)，其可采用数字的实现方式，多个通过频率转换(frequency translation)来产生与输入时钟具有非谐波关系的输出时钟，且另可采用自动校正程序来校正时钟沿旋转器的时序不匹配以对相位误差进行补偿。
技术实现思路
有鉴于此，本专利技术的实施例提供了一种用以产生与输入时钟具有非谐波关系的输出时钟的时钟产生器与相关的时钟产生方法，以解决上述时钟沿旋转器的时序不匹配的问题。一方面，本专利技术提供了一种时钟产生器。该时钟产生器包含有一振荡器模块、一延迟电路以及一输出模块。该振荡器模块用以提供具有多个相位的一第一时钟。该延迟电路用以延迟该第一时钟的该多个相位中的至少一个相位，以产生具有多个相位的一第二时钟。该输出模块用以接收该第二时钟并从该第二时钟的该多个相位中选取信号以产生一第三时钟，其中该第三时钟与该第一时钟之间具有一非谐波关系。另一方面，本专利技术提供了一种时钟产生器。该时钟产生器包含有一振荡器模块以及一输出模块。该振荡器模块用以提供具有多个相位的一第二时钟，且包含有一振荡器电路，用以提供一第一时钟；以及一延迟锁定回路，用以依据该第一时钟来产生该第二时钟。 该输出模块用以接收该第二时钟，并从该第二时钟之该多个相位中选取信号以产生一第三时钟，其中该第三时钟与该第一时钟之间具有一非谐波关系。再一方面，本专利技术提供了一种时钟产生方法。该时钟产生方法包含有提供具有多个相位的一第一时钟；延迟该第一时钟之该多个相位中的至少一个相位，以产生具有多个相位的一第二时钟；以及从该第二时钟的该多个相位中选取信号以产生一第三时钟。该第三时钟与该第一时钟之间具有一非谐波关系。本专利技术的，用以产生与输入时钟具有非谐波关系的输出时钟，以解决时钟沿旋转器的时序不匹配的问题。附图说明图1为本专利技术的时钟产生器的一实施例的结构示意图；图2为本专利技术时钟产生器的第一实施例的结构示意图；图3为图2所示的第一时钟、第二时钟、多路复用器输出信号、第三时钟以及控制信号的示意图；图4为本专利技术时钟产生器的第二实施例的结构示意图；图5为图4所示的第一时钟、第二时钟、第四时钟、第一多路复用器输出信号、第三时钟以及第二多路复用器输出信号的示意图；图6为本专利技术时钟产生器的第三实施例的结构示意图；图7为图6所示的第一时钟、多个多路复用器输出、第二时钟以及第三时钟的示意图；图8为本专利技术基于延迟锁定回路的非谐波时钟产生器的一实施例的结构示意图；图9为图8所示的第一时钟、第二时钟、多路复用器输出信号以及第三时钟的示意图；图10为本专利技术基于延迟锁定回路的非谐波时钟产生器的另一实施例的结构示意图；图11为图10所示的第一时钟、第二时钟以及第三时钟的示意图；图12为本专利技术采用非谐波时钟产生器且具有延迟校正的全数字锁相回路的一实施例的结构示意图；图13为延迟值被设定为一可调整延迟组件的延迟校正模拟结果的示意图；图14为延迟值被设定为另一可调整延迟组件的延迟校正模拟结果的示意图。具体实施例方式在本专利技术说明书中使用了某些词汇来指称特定的组件。本领域的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书并不以名称的差异来作为区别组件的方式，而是以组件在功能上的差异来作为区别的基准。在通篇说明书当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在本说明书中包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接连接于该第二装置，或通过其他装置或连接手段间接地连接至该第二装置。依据本专利技术的实施例，用来产生与输入时钟具有非谐波关系的输出时钟的频率转换由时钟沿合成电路基于时钟沿选择(edge selection)及延迟调整(delay adjustment)6来加以实现，举例来说，新的时钟沿可通过某一延迟机制(例如延迟线或延迟锁定回路)来形成，而频率偏移可通过选择时钟沿横向模式(edge transversal pattern)与适当调整延迟量来加以设定。此外，不正确的延迟量设定或其他因素所造成的相位误差/延迟不匹配可被本专利技术所提出的自动校正程序所侦测及校正。本专利技术所提出的非谐波时钟产生器具有弹性的频率规划以避免突波干扰，因此可适用于任何想要的频率比率，此外，由于采用了一个用以选择各种时钟相位的时钟沿合成电路来取代现有模拟方法中需要额外滤波以移除混波所产生的突波成分以及需要消耗很大的电流与电路面积的模拟混波器，故本专利技术所提出的非谐波时钟产生器会具有较为简单的电路设计。本专利技术所提出的非谐波时钟产生器可使用于无线通信的应用中(例如多重射频的整合型芯片产品)，然而，此并非用来作为本专利技术的限制，任何采用本专利技术所提出的非谐波时钟产生器来提供与输入时钟具有非谐波关系的输出时钟的应用均落入本专利技术的保护范畴。本专利技术所提出的非谐波时钟产生器的技术特征将于下详述。图1为本专利技术所揭示的时钟产生器的一实施例的结构示意图。时钟产生器100包含有一振荡器模块102、一延迟电路104以及一输出模块106。振荡器模块102用来提供具有多个相位P11、P12.....PlN的第一时钟CLKl。延迟电路104耦接至振荡器模块102，用以延迟第一时钟CLKl的多个相位P11、P12.....PlN中的至少一相位，以产生具有多个相位P2UP22.....P2N的第二时钟CLK2。输出模块106耦接至延迟电路104，用以接收第二时钟CLK2并从第二时钟CLK2的多个相位P21、P22.....P2N中选取信号以产生第三时钟CLK3，请注意，第三时钟CLK3与第一时钟CLKl之间具有一非谐波关系，举例来说(但本专利技术不限于此)，非谐波关系代表第三时钟CLK3的时钟沿(clock edge)并非静态地(statically) 对齐于第一时钟CLK3的时本文档来自技高网...

【技术保护点】
１．一种时钟产生器，包含有：一振荡器模块，用以提供具有多个相位的第一时钟；一延迟电路，用以延迟该第一时钟的该多个相位中的至少一个相位，以产生具有多个相位的第二时钟；以及一输出模块，用以接收该第二时钟并从该第二时钟的该多个相位中选取信号以产生一第三时钟，其中该第三时钟与该第一时钟之间具有一非谐波关系。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王琦学，罗伯·伯根·史塔斯魏奇，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71