一种FPGA配置文件在线升级方法及装置制造方法及图纸

本发明专利技术公开了一种FPGA配置文件在线升级的方法及装置，用以在不增加额外的逻辑器件的前提下，完成FPGA配置文件的在线升级，并实现FPGA上电即可用的目的。其中，FPGA配置文件在线升级的方法，包括：在进行FPGA配置文件升级时，CPU控制总线切换开关将FPGA与存储器之间的第一数据通路断开、将CPU与存储器之间的第二数据通路连通；所述CPU更新所述存储器中存储的FPGA配置文件；并在完成FPGA配置文件的更新之后，所述CPU控制所述总线切换开关将所述第一数据通路连通、将所述第二数据通路断开；以及所述CPU触发所述FPGA从所述存储器中重新载入更新后的FPGA配置文件，并所述FPGA进行配置。

【技术实现步骤摘要】

本专利技术涉及电子电路设计
，尤其涉及一种FPGA配置文件在线升级方法及装置。
技术介绍
现场可编程门阵列(FPGA，Field-Programmable Gate Array)是在可编程阵列逻辑(PAL, Programming array logic)、通用阵歹 Ij 逻辑(GAL, generic array logic)、复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)的基础上进一步发展的产物。 其允许涉及人员使用硬件描述语言作61^108或者￥皿0完成电路设计，通过对应综合工具的编译生成配置文件，当FPGA载入配置文件后，即可使得FPGA实现设计需要的逻辑功能。FPGA载入配置文件时，可以使用联合测试行动小组(JTAG，Joint Test Action Group)下载线缆与其JTAG接口连接，通过下载线缆将配置文件载入FPGA，但是，在芯片下电后通过配置文件形成的逻辑功能无法保存，所以，FPGA在使用前均有一个配置的过程，使用FPGA的电子设备在上电后，会首先进行配置文件的载入。现有技术中，FPGA载入配置文件分为主动配置方式和被动配置方式。主动配置方式即为FPGA主动读取存储器中的配置文件，其中，存储器可以为可编程只读存储器 (PROM)，高速同步串行口闪存(SPI-flash)，非易失闪存(Nor-flash)等，按照存储器与 FPGA之间的接口采用的协议，主动配置方式可以包括以下四种工作模式图Ia为主动串行配置模式，图Ib为主动SPI配置模式，图Ic为主动BPI配置模式，图Id为主动klectMAP 模式；被动配置方法即为外部的控制器件，例如中央处理器(CPU)，微处理器(MCU)以及模拟配置时序的CPLD等，通过控制FPGA的配置管脚，以满足FPGA时序的方式进行配置，按照存储器与FPGA之间采用的接口协议，被动配置方式可以包括以下四种工作模式图加为被动串行模式，图％为被动JTAG模式，图2c为被动klectMAP模式。当使用FPGA的电子设备做好之后，其配置文件就固定下来了，通过烧片机烧片的方式录入存储器芯片中，在板卡制版的时候焊接带有配置文件的存储芯片，这样，如果需要改变或者增加FPGA的逻辑功能，就需要更改FPGA的配置文件，如果在电路设计上未考虑 FPGA配置文件的在线升级，只能将存储芯片从板卡上取下，重新烧写后焊接上。为了解决上述问题，现有技术中，主要通过以下两种方案进行FPGA配置文件的在线升级1、增加一块CPLD (复杂可编程逻辑器件)，专门用作FPGA的升级。FPGA配置在被动配置方式之下，其配置管脚和CPLD相连，同时CPLD和存储配置文件的存储芯片相连。CPLD 的逻辑功能固定，专门用作配置FPGA。在上电的时候由CPLD读取存储芯片中的配置文件， 再写入FPGA完成配置。当需要进行FPGA升级的时候，通过CPU将新的配置文件通过写入 CPLD这一中间器件写入存储芯片覆盖原来的配置文件。在重启FPGA整个配置流程或系统断电重启后，CPLD从存储芯片中读取到的就是更新后的配置文件了。这样就完成了配置的升级；2、直接通过CPU的GPIO (通用输入输出)管脚使用软件模拟FPGA的下载时序，对 FPGA进行配置。配置文件可放在CPU下挂的存储芯片中，或者与CPU运行的主程序合为一体，在CPU程序运行加载后将配置文件部分写入FPGA。如果需要更新FPGA配置文件，可以通过更新存储芯片中配置文件的方式进行，或跟随CPU主程序的更新一起进行升级。上述两种解决方案中，存在以下问题上述第一种方案中，需要增加专门的CPLD 器件，且CPLD需要模拟和CPU和存储器间的接口时序，以及配置FPGA的时序，占用了 CPLD 较多的管脚，耗费逻辑资源；上述第二种方案中，需要占用资源紧张的CPU较多的处理资源，而且，由于这种配置方式需要在CPU自身启动配置完成，软件开始执行以后才能通过 CPU的GPIO模拟时序对FPGA进行下载，在这之前FPGA处于未配置状态，其逻辑功能无法实现，而在很多情况下，需要FPGA —上电即可用，因此，不是所有使用FPGA的场合都适用这种方式。
技术实现思路
本专利技术提供一种FPGA配置文件在线升级的方法及装置，用以在不增加额外的逻辑器件的前提下，完成FPGA配置文件的在线升级，并实现FPGA上电即可用的目的。本专利技术实施例提供一种FPGA配置文件在线升级的方法，包括在进行现场可编程门阵列FPGA配置文件升级时，中央处理器CPU控制总线切换开关将FPGA与存储器之间的第一数据通路断开、将CPU与存储器之间的第二数据通路连通；所述CPU更新所述存储器中存储的FPGA配置文件；并在完成FPGA配置文件的更新之后，所述CPU控制所述总线切换开关将所述第一数据通路连通、将所述第二数据通路断开；以及所述CPU触发所述FPGA从所述存储器中重新载入更新后的FPGA配置文件，并对所述FPGA进行更新。本专利技术实施例提供一种FPGA配置文件在线升级的装置，包括存储器，用于存储现场可编程门阵列FPGA配置文件；中央处理器CPU，用于在进行FPGA配置文件升级时，控制总线切换开关将FPGA与存储器之间的第一数据通路断开、将CPU与存储器之间的第二数据通路连通，并更新所述存储器中的FPGA配置文件；以及在完成FPGA配置文件的更新之后，控制所述总线切换开关将所述第一数据通路连通、将所述第二数据通路断开；并触发所述FPGA重新从所述存储器中载入更新后的FPGA配置文件，并进行配置。总线切换开关，用于在所述CPU的控制下，分别连通或者断开所述第一数据通路和所述第二数据通路；FPGA，用于在所述CPU的触发下，从所述存储器中重新载入更新后的FPGA配置文件，并进行配置。本专利技术实施例提供的FPGA配置文件在线升级的方法及装置，当需要进行FPGA配置文件升级时，CPU控制总线切换开关将FPGA与存储器之间的第一数据通路断开、将CPU与存储器之间的第二数据通路连通，使得CPU能够更新存储器中存储的FPGA配置文件，并在完成FPGA配置文件的更新之后，CPU触发FPGA重新加载更新后的FPGA配置文件，以完成 FPGA配置文件的升级，采用本专利技术实施例提供的FPGA配置文件在线升级的方法，无需增加额外的逻辑器件，且在升级完成后，FPGA上电后即可从存储器读取配置文件进行配置，由于无需通过CPU的GPIO模拟FPGA的下载时序，从而对FPGA的配置无需在CPU自身启动配置完成后再进行，实现了 FPGA上电即可用的目的。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。附图说明图Ia为现有技术中，主动串行配置模式下的主动配置方式示意图；图Ib为现有技术中，主动SPI配置模式下的主动配置方式示意图；图Ic为现有技术中，主动BPI配置模式下的主动配置方式示意图；图Id为现有技术中，主动klectMAP模式下的主动配置方式示意图；图加为现有技术中，被动串行模式下的被动配置方式示意图；图2b为现有技术本文档来自技高网...

【技术保护点】
１．一种ＦＰＧＡ配置文件在线升级的方法，其特征在于，包括：在进行现场可编程门阵列ＦＰＧＡ配置文件升级时，中央处理器ＣＰＵ控制总线切换开关将ＦＰＧＡ与存储器之间的第一数据通路断开、将ＣＰＵ与存储器之间的第二数据通路连通；所述ＣＰＵ更新所述存储器中存储的ＦＰＧＡ配置文件；并在完成ＦＰＧＡ配置文件的更新之后，所述ＣＰＵ控制所述总线切换开关将所述第一数据通路连通、将所述第二数据通路断开；以及所述ＣＰＵ触发所述ＦＰＧＡ从所述存储器中重新载入更新后的ＦＰＧＡ配置文件，并对所述ＦＰＧＡ进行配置。

【技术特征摘要】

【专利技术属性】
技术研发人员：周磊，
申请(专利权)人：福建星网锐捷网络有限公司，
类型：发明
国别省市：35