薄膜晶体管制造技术

一种薄膜晶体管，包括：覆盖栅电极的栅绝缘层、与该栅绝缘层接触的半导体层、以及与半导体层的一部分接触且形成源极区和漏极区的杂质半导体层。该半导体层包括在栅绝缘层上形成的微晶半导体层，以及与该微晶半导体层接触的含氮微晶半导体区。可高生产率地制造截止电流小且导通电流大的薄膜晶体管。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及薄膜晶体管和用于制造薄膜晶体管的方法，以及应用薄膜晶体管的显示设备。
技术介绍
作为一种类型的场效应晶体管，其中沟道形成区在具有绝缘表面的衬底上形成的半导体层中形成的薄膜晶体管是已知的。已经揭示了将非晶硅、微晶硅和多晶硅用于薄膜晶体管中的半导体层的技术(参见专利文献1-5)。薄膜晶体管的典型应用是其中薄膜晶体管被实际用作构成显示屏的像素的开关晶体管的液晶电视设备。日本已公开专利申请No.2001-053283日本已公开专利申请Νο·Η5-129608日本已公开专利申请No.2005-049832日本已公开专利申请Νο·Η7-131030日本已公开专利申请No.2005-19154
技术实现思路
其中沟道利用非晶硅层形成的薄膜晶体管具有诸如低场效应迁移率和低导通电流的问题。另一方面，其中利用微晶硅层形成沟道的薄膜晶体管的问题在于，尽管场效应迁移率比沟道利用非晶硅层形成的薄膜晶体管的场效应迁移率高，但截止电流大，因而不能获得足够的开关特性。其中多晶硅层用作沟道形成区的薄膜晶体管具有诸如比上述两类薄膜晶体管高得多的场效应迁移率和大导通电流的特性。由于这些特性，此薄膜晶体管不仅可被用作设置在像素中的开关晶体管，而且可在需要高速操作的驱动电路中使用。然而，使用多晶硅层形成的薄膜晶体管需要半导体层的结晶过程，且与使用非晶硅层形成的薄膜晶体管相比，有制造成本高的问题。例如，用于形成多晶硅层的工艺中所涉及的激光退火技术的问题在于，因为激光束照射区域小，所以不能有效地制造大屏幕液晶面板。用于制造显示面板的玻璃衬底在尺寸上逐年如下递增第3代(550mmX650mm)、 第 3· 5 代(600mm X 720mm 或 620mm X 750mm)、第 4 代(680mm X 880mm 或 730mm X 920mm)、 第 5 代(1100mmX1300mm)、第 6 代(1500mmX 1850mm)、第 7 代(1870mmX 2200mm)、以及第 8代(2200mmX 2400mm)。从现在起，玻璃衬底的尺寸有望增至第9代(2400mmX 2800mm或 2450mmX3050mm)和第10代(2950mmX3400mm)。玻璃衬底尺寸的增大基于最低成本设计的概念。然而，尚未建立能高生产率地在像第10代(2950mmX 3400mm)玻璃衬底上的大面积母玻璃衬底上进行高速操作的薄膜晶体管制造技术，这是本行业中的一大问题。因此，本专利技术一实施例的一个目的是提供一种用于高生产率地制造具有高电特性的薄膜晶体管的方法。根据 本专利技术的一个实施例，薄膜晶体管包括覆盖栅电极的栅绝缘层；与该栅绝缘层接触的半导体层；以及杂质半导体层，这些杂质半导体层与半导体层的一部分接触并形成源极区和漏极区。该半导体层包括在栅绝缘层一侧形成的微晶半导体层，以及与该微晶半导体层接触的含氮微晶半导体区。根据本专利技术的另一个实施例，薄膜晶体管包括覆盖栅电极的栅绝缘层；与该栅绝缘层接触的半导体层；以及杂质半导体层，这些杂质半导体层与半导体层的一部分接触并形成源极区和漏极区。该半导体层包括在栅绝缘层一侧形成的微晶半导体层，与该微晶半导体层接触的含氮微晶半导体区，以及与该微晶半导体区接触的含氮非晶半导体区。通过SIMS获得的半导体层中的氮浓度分布曲线从栅绝缘层一侧向杂质半导体层增加，然后减少。或者，通过SIMS获得的半导体层中的氮浓度分布曲线从栅绝缘层一侧向杂质半导体层增加，然后平坦。再或者，通过SIMS获得的氮浓度分布曲线在半导体层中具有最大值。此时的最大值落在1 X IO20原子/cm3至1 X IO21原子/cm3的范围内，优选在 2 X IO20原子/cm3至1 X IO21原子/cm3的范围内。根据本专利技术的另一个实施例，薄膜晶体管包括栅绝缘层；与该栅绝缘层接触的微晶半导体层；与该微晶半导体层接触的混合层；与该混合层接触的含有非晶半导体的层；以及与含有非晶半导体的层接触的源极区和漏极区。混合层和含有非晶半导体的层都含有氮。根据本专利技术的另一个实施例，薄膜晶体管包括栅绝缘层；与该栅绝缘层接触的微晶半导体层；与该微晶半导体层接触的混合层；与该混合层接触的含有非晶半导体的层；以及与含有非晶半导体的层接触的源极区和漏极区。通过SIMS获得的氮浓度分布曲线在混合层具有峰值浓度。 氮浓度分布曲线的峰值浓度落在1 X IO20原子/cm3至1 X IO21原子/cm3的范围内， 优选在2 X IO20原子/cm3至1 X IO21原子/cm3的范围内。混合层包括微晶半导体区和非晶半导体区。在此，微晶半导体区包括直径在Inm至IOnm之间的半导体晶粒和/或圆锥或锥状晶体区。此外，混合层和含有非晶半导体的层各自包含氮、NH基团或NH2基团。此外，在混合层和含有非晶半导体的层中，在相邻微晶半导体区之间的界面(即晶粒边界)和微晶半导体与非晶半导体区之间的界面上存在的半导体原子的悬空键用NH 基团交联，由此降低缺陷水平，从而形成传送载流子的路径。或者，悬空键用NH2基团端接， 由此降低缺陷水平。结果，在薄膜晶体管中，可减小在电压施加至源电极或漏电极时栅绝缘层与源极区和漏极区之间的电阻，藉此可增大薄膜晶体管的导通电流和场效应迁移率。含有非晶半导体的层使用具有较少缺陷且其在价带中能带边缘的能级尾陡峭的良序半导体层来形成； 因此，带隙变宽，且隧穿电流不易流动。因此，通过在背沟道侧上设置含有非晶半导体的层， 可减小薄膜晶体管的截止电流。在此，通过次级离子质谱法(SIMS)来测量浓度，除非另外提及了用于测量浓度的方法。注意，导通电流指在薄膜晶体管导通时在源电极与漏电极之间流动的电流。例如， 在η沟道薄膜晶体管的情形中，导通电流指在栅电压比薄膜晶体管的阈值电压高时在源电极与漏电极之间流动的电流。此外，截止电流指在薄膜晶体管截止时在源电极与漏电极之间流动的电流。例如， 在η沟道薄膜晶体管的情形中，截止电流指在栅电压比薄膜晶体管的阈值电压低时在源电极与漏电极之间流动的电流。如上所述，可高生产率地制造具有小截止电流和大导通电流的薄膜晶体管。附图简述 附图说明图1是示出薄膜晶体管的截面图。图2Α和2Β是分别示出薄膜晶体管的截面图。图3是示出薄膜晶体管的截面图。图4Α和4Β是分别示出薄膜晶体管的截面图。图5是示出薄膜晶体管的半导体层的示图。图6是示出薄膜晶体管的半导体层的示图。图7是示出薄膜晶体管的半导体层的示图。图8A-8C分别示出薄膜晶体管的半导体层。图9A-9C分别示出薄膜晶体管的半导体层。图10A-10C分别示出薄膜晶体管的半导体层。图11A-11C分别示出薄膜晶体管的半导体层。图12A-12C是示出用于制造薄膜晶体管的方法的截面图。图13A-13C是示出用于制造薄膜晶体管的方法的截面图。图14Α-1至14Β-2示出适用于制造薄膜晶体管的方法的多色调掩模。图15A-15C是示出用于制造薄膜晶体管的方法的截面图。图16Α和16Β是示出用于制造薄膜晶体管的方法的截面图。图17是示出用于制造薄膜晶体管的工艺的时序图的示例。图18是示出用于制造薄膜晶体管的工艺的时序图的示例。图19是示出用于制造薄膜晶体管的工艺的时序图的示例。图20是示出用于制造薄膜晶体管的工艺的时序图的示例。本文档来自技高网...

【技术保护点】
１．一种薄膜晶体管，包括：衬底上的栅电极；覆盖所述栅电极的栅绝缘层；在所述栅绝缘层上并与之接触的半导体层；以及配置成形成源极区和漏极区的杂质半导体层，所述源极区和漏极区在所述半导体层的一部分上并与之接触，其中通过ＳＩＭＳ获得的半导体层中的氮浓度分布曲线从所述栅绝缘层一侧向所述杂质半导体层展现为增加以达到最大值，然后减少。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：宫入秀和，渡部刚吉，岛津贵志，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP