一种包含重新分配层(RDL)的集成电路(IC)产品,该重新分配层(RDL)具有组构成在该集成电路中自一位置分配电气信息至另一位置的至少一导电层。该RDL也包含多个导线接合垫与多个焊垫。该等多个焊垫各包含与该RDL直接电气连通的焊料湿润材料。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体有关于集成电路封装,且更特别的是,有关于使用复合式封装的方法、 系统及设备。
技术介绍
小尺寸可携式通信器件(例如,手机、手持器件、记忆卡、智能卡、等等)的需求已导致需要开发更小的集成电路封装件(然而小尺寸IC封装件也适用于较大的器件,例如笔记计算机、膝上计算机、桌上计算机、游戏机、DTV、工作站、服务器及其它计算器件)。不过, 随着这些通信器件的尺寸缩小,集成电路封装件的厚度及占据面积(footprint)也必须缩小。减少晶粒厚度为减少封装件尺寸(例如,厚度与占据面积)的重要考虑。要做到这一点,目前有人正在实施某些晶粒堆栈解决方案。晶粒堆栈是指一种在单一集成电路/半导体封装件内安装多个彼此相迭芯片的制程。晶粒堆栈,也被称为“芯片堆栈”,大幅增加可收容于给定占据面积的单一封装件内的硅芯片面积,因此,可节约印刷电路板的宝贵实际面积(real estate)以及简化电路板组装制程。已知使用晶粒堆栈的当前解决方案是用堆栈导线接合器件(stack wire bond device)或者是复合式封装件。堆栈导线接合可用于封装件以至于在芯片级封装件中垂直组合数个晶粒以及使它们电气互连以形成单一器件。堆栈多芯片的封装方法最近已变成帮助系统设计者约束小型、可携及无线消费器件的大小、重量、耗电量及成本的手段。不过,对于更复杂的设计,在封装件的尺寸有限制时,众多导线接合的路由(routing)有困难。企图克服这些困难的方法的一涉及复合式封装件的晶粒堆栈。复合式封装件是指互连成一单元的复合式微电路及组件的特殊载体。可认为它是电子子系统中的组件。复合式封装件可由单一结构组成或由数个子模块构成。每个模块常有隔室以容纳经气密封装的复合物及离散被动组件,例如变压器、电阻器、等等。不过,面对复合式封装件的一些挑战是随着晶粒大小被持续下推,输入/输出要求会越来越大。因此,尽管有些堆栈晶粒小型封装应用系统已使用导线接合晶粒(wire bond die)及覆晶晶粒(flip chip die),目前可用配置的无效率已限制此类封装所衍生的1/0 计数量。覆晶的形式通常为以“面朝下”方式直接安装晶粒于衬底(例如,载体)上的半导体组件。电气连接是通过黏着至晶粒表面的导电凸块来达成。在安装期间,芯片在衬底上翻覆(因此称为“覆晶”),以及安置凸块于各个目标位置上。在一方法中,芯片是面朝下地安置以便使芯片上的焊料凸块对齐以及与封装件上的接合垫(bond pad)接触。回流(加热)该器件使得焊料凸块与接合垫形成冶金接合(metallurgical bond)。覆晶通常小于传统芯片,因为它们不需要导线接合(wirebond)。单独用导线接合法或导线接合法与覆晶组装的组合可使堆栈的晶粒互连。因为可导线接合的堆栈晶粒的数量极为有限,则作为互连唯一手段的导线接合法是有点限制。此外,传统重新分配层(redistribution layer,RDL)为本技术所周知。已知重新分配层可促进电气信号、功率及接地信息在集成电路内由一位置重新分配(或再布置)至另一位置。已知此类传统重新分配层具有可能只适用于焊垫连接(solder pad connection)的垫。已知其它传统重新分配层有只适用于导线接合连接(wire bond connection)的垫。或许是由金属化的挑战引起,已知当前重新分配层结构没有一个在同一个衬底上含有焊垫连接与导线接合连接两者。像这样的限制是至关重要的,因为芯片级封装、晶圆级封装、3-D封装及系统整合型封装(system-in-package)的进展常常需要重新分配过的接合垫。因此,传统RDL结构需要使用多个衬底以便实现想要的焊垫及导线接合连接。让同一个封装件有多层衬底可能很贵,并可使缩减通信器件尺寸的目标落空。因此,传统技术整合更多周边器件于一单芯片上以便改善效能但却受限于器件互连方式的无效率,这样的传统技术已导致器件有较高的耗电量。因此,除了别的以外,提供改良集成电路是合乎需要的。
技术实现思路
在一范例中,集成电路产品包含有经组构成在该集成电路中自一位置分配电气信息至另一位置的至少一导电层的重新分配层(RDL)。该RDL也包含多个导线接合垫(wire bond pad)及多个焊垫。该等多个焊垫各包含与该RDL直接电气连通的焊料湿润材料 (solder wettable material)0除了其它优点以外,与使用传统晶粒堆栈的已知集成电路产品、总成及方法相比, 该集成电路产品、总成及方法为提供改良节省空间及电气效能的可定义结构。该晶粒堆栈结构对于电路间的互连也有助于提供较短的路由以致于有较快的讯号传播以及减少的噪声及串音。对于欲改变焊垫间距(pitch)的系统设计者,该等晶粒堆栈结构也可提供改改善过的弹性。此外,通过最小化可用来形成包含多个导线接合垫及多个焊垫的RDL的衬底数目,可减少成本。本领域的普通技术人员会明白其它的优点。在一范例中,该集成电路包含适用于各自接受金线接合(gold wire bond)的多个导线接合垫,以及该等适用于接受与覆晶关连的多个焊料凸块的多个焊垫。例如,该焊垫区可包含允许该等多个焊料凸块在铝RDL上回流的金球接合(gold ball bond)。该金线可由纯金线接合构成(在某些情形下,有少量杂质)。当然,若需要,可使用适当的金合金线, 例如金/银合金线。该RDL可由纯铝构成(在某些情形下,有少量杂质)。当然,若需要, 可使用适当的铝合金,例如铝/铜合金。该焊料湿润材料包含允许该等多个焊料凸块在铝 RDL上回流的金。在另一范例中,该焊料湿润材料包含一层铜。在一范例中,集成电路包含有至少多个导线接合垫及多个焊垫的重新分配层 (RDL)。该RDL经组构成可包含有该等多个导线接合垫及该等多个焊垫的银层。该RDL可由纯银构成(在某些情形下,有少量杂质)。当然,若需要,可使用适当的银合金,例如银/铜合金。该铝层配置于该银层下且与其电气接触。该集成电路也包含覆晶,其具有多个用于安装到该RDL的多个焊垫的焊料凸块。该等多个焊垫允许该等多个凸块回流焊接(solder reflow)至银 RDL。在一范例中,集成电路总成包含有顶面及底面的衬底。该集成电路总成也包含导线接合至该衬底的正面的第一晶粒。该第一晶粒包含有至少多个导线接合垫及多个焊垫的第一重新分配层(RDL)。该集成电路总成也包含第二晶粒,其可操作以经由多个凸块及该 RDL耦合至该第一晶粒。在一范例中,该第二晶粒经组构成有第二重新分配层,其是有允许该等多个凸块回流的多个焊垫。该等多个凸块沿着非周边方向(non-peripheral orientation)配置于第二晶粒上以及由数个共晶凸块(eutectic bump)构成。在另一范例中,该等多个凸块是配置于第二晶粒的周边上,以及包含至少多个铜柱状凸块(copper stud bumping)及/或多个金柱块凸块。在一范例中,第一 RDL是以铝组构。在一范例中,制造集成电路产品的方法包含在衬底(例如,晶粒衬底)上形成有至少多个导线接合垫及多个焊垫的铝重新分配层(RDL),以及提供焊料湿润材料于该等多个焊垫位置。在一范例中,提供该焊料湿润材料的步骤包含安置金球于焊垫位置以允许该等焊垫位置回流多个凸块。在本文档来自技高网...
【技术保护点】
1.一种集成电路(IC),包含:由至少一导电层构成的重新分配层(RDL),该至少一导电层组构成在该集成电路中自一位置分配电气信息至另一位置,该RDL至少有多个导线接合垫及多个焊垫,其中该等多个焊垫各包含与该RDL直接电气连通的焊料湿润材料。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员:L·马蒂内,
申请(专利权)人:ATI技术无限责任公司,
类型:发明
国别省市:CA
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。