制造衬底的方法技术

一种制造衬底的方法包括在衬底上形成第一隔开特征及第二隔开特征。所述第一隔开特征具有在组合物上与所述第二隔开特征的高度上最外区域不同的高度上最外区域。所述第一隔开特征及第二隔开特征相互交替。从所述衬底移除每隔一个第一特征，且形成成对紧邻的第二特征，其与所述第一特征中的剩余者中的个别者交替。在此移除动作之后，经由掩模图案处理所述衬底，所述掩模图案包含与所述第一特征中的剩余者中的个别者交替的所述成对紧邻的第二特征。还揭示其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】
本文中所揭示的实施例涉及，例如，如可用于集成电路的制造中的衬底。
技术介绍
集成电路通常形成于例如硅晶片或其它半导电材料的半导体衬底上。大体上，将半导电、导电或绝缘的各种材料的层用于形成集成电路。例如，使用各种工艺来对各种材料进行掺杂、离子植入、沉积、蚀刻、生长等。半导体处理中的持续目标为继续争取减小个别电子组件的尺寸，借此允许实现更小且更密集的集成电路。用于图案化且处理半导体衬底的一种技术为光刻。此技术包括通常被称为光致抗蚀剂的可图案化掩模层的沉积。这些材料可经处理以修改其在某些溶剂中的溶解度，且借此可容易地用于在衬底上形成图案。举例来说，光致抗蚀剂层的部分可经由例如掩模或光掩模的辐射图案化工具中的开口而暴露于光化能量，以与沉积后状态中的溶解度相比改变暴露区域对比未暴露区域的溶剂溶解度。此后，取决于光致抗蚀剂的类型，可移除暴露或未暴露区域，借此在衬底上留下光致抗蚀剂的掩模图案。在经掩蔽部分旁的下层衬底的邻近区可例如通过蚀刻或离子植入而受到处理以实现对邻近于掩模材料的衬底的所要处理。在某些例子中，利用光致抗蚀剂的多个不同层及/或光致抗蚀剂与非辐射敏感掩模材料的组I=I O特征尺寸的连续减小对用于形成特征的技术提出不断增加的要求。举例来说，光刻通常用于形成图案化特征，例如，导电线路。通常被称为“间距”的概念可用于描述特征连同紧邻于其的间隔的尺寸。间距可经定义为在直线横截面中的重复图案的两个邻近特征中的相同点之间的距离，借此包括特征的最大宽度及到下一紧邻的特征的间隔。然而，归因于例如光学器件及光或辐射波长的因素，光刻技术倾向于具有最小间距，当低于其时特定光刻技术无法可靠地形成特征。因此，光刻技术的最小间距为使用光刻时的持续特征尺寸减小的障碍。间距加倍或间距倍增为一种用于将光刻技术的能力扩展超过其最小间距的经提议方法。此方法通常通过沉积隔片形成层以具有小于最小的可能的光刻特征尺寸的厚度的横向厚度来形成比最小光刻分辨率更窄的特征。隔片形成层通常经各向异性蚀刻以形成次光刻特征，且接着从衬底蚀刻以最小光刻特征尺寸形成的特征。使用间距实际上减半的此技术，间距的此减小常规上被称为间距“加倍”。更一般来说，“间距倍增”包含两倍或两倍以上的间距增力卩，且也包含除整数以外的分数值的间距增加。因此，常规上，间距乘以某因子的“倍增”实际上涉及使间距以所述因子减小。附图说明图1为根据本专利技术的一实施例的工艺中的衬底的图解剖视图。图2为在图1的处理步骤之前的处理步骤的图1衬底的视图。图3为在由图1所示的处理步骤之后的处理步骤的图1衬底的视图。图4为在由图3所示的处理步骤之后的处理步骤的图3衬底的视图。图5为在由图4所示的处理步骤之后的处理步骤的图4衬底的视图。图6为在由图5所示的处理步骤之后的处理步骤的图5衬底的视图。图7为在由图6所示的处理步骤之后的处理步骤的图6衬底的视图。图8为在由图7所示的处理步骤之后的处理步骤的图7衬底的视图。图9为在由图8所示的处理步骤之后的处理步骤的图8衬底的视图。图10为在由图9所示的处理步骤之后的处理步骤的图9衬底的视图。图11为根据本专利技术的一实施例的工艺中的另一衬底的图解剖视图。图12为在由图11所示的处理步骤之后的处理步骤的图11衬底的视图。图13为在由图12所示的处理步骤之后的处理步骤的图12衬底的视图。图14为在由图13所示的处理步骤之后的处理步骤的图13衬底的视图。图15为在由图14所示的处理步骤之后的处理步骤的图14衬底的视图。图16为在由图15所示的处理步骤之后的处理步骤的图15衬底的视图。图17为根据本专利技术的一实施例的工艺中的另一衬底的图解剖视图。图18为在由图17所示的处理步骤之后的处理步骤的图17衬底的视图。图19为在由图18所示的处理步骤之后的处理步骤的图18衬底的视图。图20为在由图19所示的处理步骤之后的处理步骤的图19衬底的视图。图21为在由图20所示的处理步骤之后的处理步骤的图20衬底的视图。图22为在由图21所示的处理步骤之后的处理步骤的图21衬底的视图。图23为根据本专利技术的一实施例的工艺中的另一衬底的图解剖视图。图M为在由图23所示的处理步骤之后的处理步骤的图23衬底的视图。图25为在由图M所示的处理步骤之后的处理步骤的图M衬底的视图。图沈为在由图25所示的处理步骤之后的处理步骤的图25衬底的视图。图27为在由图沈所示的处理步骤之后的处理步骤的图沈衬底的视图。图28为在由图27所示的处理步骤之后的处理步骤的图27衬底的视图。图四为在由图28所示的处理步骤之后的处理步骤的图28衬底的视图。图30为在由图四所示的处理步骤之后的处理步骤的图四衬底的视图。图31为在由图30所示的处理步骤之后的处理步骤的图30衬底的视图。图32为根据本专利技术的一实施例的工艺中的另一衬底的图解剖视图。图33为在由图32所示的处理步骤之后的处理步骤的图32衬底的视图。图34为在由图33所示的处理步骤之后的处理步骤的图33衬底的视图。图35为在由图34所示的处理步骤之后的处理步骤的图34衬底的视图。图36为在由图35所示的处理步骤之后的处理步骤的图35衬底的视图。图37为在由图36所示的处理步骤之后的处理步骤的图36衬底的视图。具体实施例方式首先参看图1至图10描述根据本专利技术的的一些实施例(例如，在形成集成电路时)。参看图1，衬底(例如，半导体衬底)大体上以参考数字10指示。在此7文档的上下文中，术语“半导体衬底”或“半导电衬底”经定义以意味着包含半导电材料的任何构造，其包括(但不限于)例如半导电晶片的块体半导电材料(单独或在其上包含其它材料的组合件中)，及半导电材料层(单独或在包含其它材料的组合件中)。术语“衬底” 指代任何支撑结构，其包括(但不限于)以上所述的半导电衬底。衬底10经描绘为包含材料12，最终将经由形成于其上的掩模图案处理材料12。材料12可为均质或非均质的，例如，包含多个不同组合物区域及/或层。隔开第一特征14已形成于衬底12上。预期任何适当材料，且不管其是均质还是非均质的。在此文档的上下文中，“隔开”指代如与垂直或其它方向相对的横向方向。隔开第一特征14可通过任何现存或有待开发的方式而图案化/形成，其中使用光致抗蚀剂(不管是由单个或多图案光刻引起的正型、负型还是双色调抗蚀剂)的光刻图案化为一实例。此外，隔开第一特征14可由以下所述的任何技术形成。在一个实例中，隔开第一特征14可呈伸长线的形式，例如在衬底的至少某部分上相互平行延伸，如将在俯视图(图中未展示)中看到的。此外在一个实施例中，隔开第一特征14可由对较宽特征的横向蚀刻/修整引起。 举例来说，图2描绘在图1的处理步骤之前的处理步骤的衬底10。此经展示为包含隔开的掩模特征16，(例如)其包含已以具有间距“P”的重复图案制造于衬底12上的光致抗蚀剂、实质上由所述光致抗蚀剂组成或由所述光致抗蚀剂组成。间距P可等于、大于或小于用以制造衬底10的最小光刻分辨率。无论如何，图2的隔开掩模特征16已被横向修整以减小其相应宽度以产生包含隔开第一特征14的图1的实例构造。此情况可由各向同性蚀刻进行，所述各向同性蚀刻从隔开掩模特征16的侧面及顶部近似相等地移除材料。或者，可使用化学处理及条件，其倾向于与从相应顶部相比从隔开掩本文档来自技高网...

【技术保护点】
１．一种制造衬底的方法，其包含：在衬底上形成隔开第一特征；在所述隔开第一特征的侧壁上形成各向异性蚀刻隔片；从所述衬底移除所述隔开第一特征且形成包含所述隔片的隔开第二特征；在所述隔开第二特征上沉积第一材料，所述第一材料具有不同于所述隔开第二特征的组合物的某组合物，所述第一材料具有非平面最外表面；在所述第一材料上沉积第二材料，所述第二材料具有不同于所述第一材料的组合物且不同于所述隔开第二特征的组合物的某组合物，所述第二材料具有平面最外表面；移除所述第二材料的仅一部分以暴露所述第一材料且形成收纳于所述第一材料上的隔开第二材料；在形成所述隔开第二材料之后，从所述隔开第二材料之间蚀刻所述第一材料，且形成包含收纳于第一材料上的隔开第二材料的隔开第三特征，所述第三特征与所述第二特征隔开；及经由包含所述隔开第二特征及所述隔开第三特征的掩模图案处理所述衬底。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：斯科特·西里斯，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US