具有减小的功率损失的流水线转换器的基于相关度背景校准制造技术

用于流水线转换器的基于相关度背景校准的装置和方法，具有减小的功率损失。流水线模数转换器（ＡＤＣ）使用随机或伪随机信号以减小子转换级的量化误差。在ＡＤＣ内的级包括具有并联的多条电容支路的注入电路。非全部的支路可以在给定的ＡＤＣ时钟周期期间起作用。这允许在工作之前使用大幅度信号准确地调整在ＡＤＣ内的子转换级。同时，保持在工作期间将较小幅度的随机或伪随机信号注入该子转换级中的能力，节省了有价值的动态范围和功率。各个电容支路通过随机或顺次序的方式循环，使得该量化器随时间出现与该量化器最初被调整时相同的平均增益误差。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及模数转换器(ADC)电路，更具体地说，涉及流水线ADC电路的校准。
技术介绍
模数转换器(ADC)和它们的相对物-数模转换器(DAC)是电子系统的重要种类。 它们在电路中无所不在，能够应用于从自动系统至高级的通信系统。它们的名称正好表达了，ADC接收连续的模拟信号并且将它转换成离散的数字信号。DAC进行相反的工作。优良的ADC将模拟信号数字再生，同时保持原始信号的完整性并且将信息损失限制到可接受的水平。业已利用一些不同的设计方法来实现ADC电路，例如，闪速转换器、单斜率及双斜率积分转换器，以及追踪转换器。这些设计中的每一个设计均提供了较其他设计优胜的不同优点。ADC的一些重要特征包括分辨率、转换速率或速度，以及阶跃恢复。分辨率是由转换器输出的二进制比特的数量。速度是对转换器能够多快地输出新的二进制数的测量。在离散时间系统和数字信号处理中，术语“带宽”与采样速率关联，以及该术语经常用于描述这样的系统的速度。阶跃恢复是对转换器能够多快地响应于输入信号中大的、突然的跳跃而起作用的测量。一种称为闪速转换器的ADC形成为一连串的比较器，每一个比较器具有关联的基准电压。输入信号不断地与一连串渐增的基准电压进行比较。对于任何给定的输入电压来说，相应的比较器组将输出一个信号，然后将该信号馈入优先权编码电路中，产生二进制输出。闪速转换器通常以高速(高带宽)进行工作且有优良的阶跃恢复，但具有相对差的分辨率。单斜率及双斜率ADC使用被配置作为积分器的运算放大器电路来产生作为基准信号的锯齿波形。通过精确时钟的数字计数器测量该基准信号超过该输入信号所需的时间量。积分转换器具有优良的分辨率但一般较其他设计慢。第三种ADC是追踪的类型。追踪转换器使用DAC和上/下计数器来产生数字信号。 该计数器不断地时钟计时并且将它的输出馈入DAC中。然后将DAC的模拟输出反馈并且使用比较器与输入信号进行比较。比较器提供导致计数器在“顺数”或“倒数”的模式中工作所需要的高/低信号，允许计数器以离散台阶的方式追踪该输入信号。追踪ADC具有可接受的分辨率和高带宽但阶跃恢复差。另一种流行的实施方案是称为流水线ADC的多层架构(multi-tiered architecture) 0流水线ADC使用两个或多个子转换步骤。首先进行粗略的转换以产生最高有效位(MSB)。然后，在数字信号和原始模拟输入之间进行比较。这两个信号之间的差别称为残数(residue)，然后对残数进行较精细水平的转换以获得最低有效位(LSB)。接着将该粗略的转换及细微的转换用编码器结合。在一些ADC中，使用了抖动(dither)来改进性能。抖动是在完成转换之前加到输入中的相对小的随机信号。抖动被设计成导致LSB的状态在高与低之间振荡。这允许该系统能够处理较低水平信号，而不是仅仅将在这些较低水平的信号切除。因而，在付出小量噪声的情况下使ADC可以转换的信号范围延伸。由噪声产生的量化误差被分散在多个时钟周期上，导致原始信号随时间的准确表示。用于校准流水线ADC的技术是在本
中已知的。这些已知的技术中有一些技术用于对由电容失配及运算放大器的有限增益所引起的误差进行校正。在一些现有技术中，该误差通常主要是由于相对低的工作速度所引起的电容失配。那些技术中有一些技术包括将与输入信号不相关的抖动注入MDAC中(见E. J. Siragusa和I. Galton的“用于流水线模数转换器的增益误差校正技术”，《电子学快报》(Electronics Letters)，第36期， 第540-544页，1996年7月；J. Ming和S. H. Lewis的“一种设有背景校准的8b 80M取样/ 秒流水线模数转换器”，IEEE ISSCC，第42-43页，2000年)。该抖动信号将相同的误差当作为输入信号，并且因为抖动信号与输入信号不相关，可以透过将该抖动关联起来使该抖动被数字化地分开。这可以用数字相关器(见Siragusa等人的上述文章)或使用LMS算法 (见Ming等人的上述文章)完成。已知的抖动技术的一个缺点在于该抖动信号消耗了系统子部件即数模转换器 (DAC)的动态范围的一部分，该DAC用于流水线ADC的不同级内。通常，抖动信号的大小是校正范围的大小的约一半，导致引进抖动的DAC有约百分之五十的功率损失(见Siragusa 等人、Ming等人的上述文章)。这使抖动校准技术不希望用于纳米CMOS技术，因为在纳米 CMOS技术中动态范围是很受重视的东西。
技术实现思路
按照本专利技术的一个实施方案的提供响应于输入信号的输出信号的子转换级包括被连接为接收输入信号的量化器，以及被连接为将随机信号注入所述量化器中的随机序列数模转换器(RSDAC)。该RSDAC包括多条并联排列的电容支路，其中各自的电容支路在量化器的时钟周期期间起作用。按照本专利技术的一个实施方案的被连接为提供响应于模拟输入信号的数字输出信号的流水线模数转换器(ADC)包括一连串的子转换级。该一连串的子转换级被连接为使输入信号的各个部分数字化。至少一个该子转换级包括被连接为提供响应于级输入信号的量化信号的量化器。一个随机序列发生器被连接为产生随机数字信号。数模转换器(DAC)被连接为响应于该随机数字信号对量化器提供随机模拟信号。该DAC具有多条并联连接的电容支路，其中各自的电容支路在量化器的时钟周期期间起作用。按照本专利技术的一种将具有一连串子转换级的流水线ADC校准的方法，其中至少一个该子转换级具有以并联结合的方式连接的多个注入电容，该方法包括用已知的基准信号调整该多个注入电容。选择至少一个该注入电容以在该子转换级的第一时钟周期期间起作用。使用至少一个业已被选择用来起作用的注入电容将随机信号注入该子转换级中。循环所述注入电容，使得至少一个该注入电容被选择在随后的时钟周期期间进行工作。按照本专利技术的一个实施方案的提供响应于模拟输入信号的数字输出信号的ADC 包括一连串以流水线构型排列的子转换级。该一连串的子转换级被连接为将输入信号的各个部分数字化。还包括被连接为将随机信号注入至少一个该级中的注入电路。该注入电路具有多个并联排列的注入电容。按照本专利技术的一种用于校准ADC电路的方法，该ADC电路具有多个用于将随机信号注入该ADC电路中的注入电容，该方法包括通过在注入电容两端引进已知的电压来调整该注入电容，并且测量该ADC电路的输出。对任何输出增益误差进行校正。使该ADC电路工作，使得至少一个注入电容在每个ADC时钟周期期间起作用。按照本专利技术的另一个实施方案的被连接为提供响应于模拟输入信号的数字输出信号的流水线ADC包括一连串的子转换级。该一连串的子转换级被连接为将输入信号的各个部分数字化。至少一个该子转换级包括被连接为接收输入信号的量化器以及被连接为将随机信号注入上述量化器中的随机序列数模转换器(RSDAC)。所述RSDAC包括多个并联排列的注入电容，其中各自的注入电容在量化器的时钟周期期间起作用。附图说明图1为本专利技术一个实施方案的流水线ADC的框图，图中示出了子转换级的部分放大图。图2为本专利技术一个替代的实施方案的ADC子电路的示意图；图3为本专利技术一个实施方案的ADC子电路的电路示意图；图4为本专利技术一个实施方案的注入电路的电路示意图本文档来自技高网...

【技术保护点】
１．一种提供响应于输入信号的输出信号的模数转换器（ＡＤＣ）子转换级，其包括：量化器，该量化器被连接为接收输入信号；以及随机序列数模转换器（ＲＳＤＡＣ），该随机序列数模转换器被连接为把随机信号注入所述量化器中，所述随机序列数模转换器包括多条并联排列的电容支路；其中各自的电容支路在所述量化器的时钟周期期间起作用。

【技术特征摘要】
【国外来华专利技术】US12/228,4552008年8月12日1.一种提供响应于输入信号的输出信号的模数转换器(ADC)子转换级，其包括量化器，该量化器被连接为接收输入信号；以及随机序列数模转换器(RSDAC)，该随机序列数模转换器被连接为把随机信号注入所述量化器中，所述随机序列数模转换器包括多条并联排列的电容支路；其中各自的电容支路在所述量化器的时钟周期期间起作用。2.如权利要求1所述的模数转换器子转换级，其特征在于，所述电容支路中的仅仅一条支路在所述量化器的单个时钟周期期间起作用。3.如权利要求1所述的模数转换器子转换级，其特征在于，所述电容支路的子群在所述量化器的单个时钟周期期间起作用。4.如权利要求1所述的模数转换器子转换级，其特征在于，至少两条所述电容支路具有不同的电容值。5.如权利要求1所述的模数转换器子转换级，还包括选择器电路，该选择器电路被连接为选择至少一条所述电容支路在所述量化器的每个时钟周期期间起作用。6.如权利要求5所述的模数转换器子转换级，其特征在于，所述选择器电路随机地选择所述至少一条电容支路在每个时钟周期期间起作用。7.如权利要求5所述的模数转换器子转换级，其特征在于，所述选择器电路从一个周期到另一个周期顺序地选择所述电容支路。8.如权利要求5所述的模数转换器子转换级，还包括自动注入控制电路，该自动注入控制电路被连接为控制所述选择器电路，使得所述至少一条电容支路是根据与所述输出信号的幅度相关的准则进行选择的。9.如权利要求8所述的模数转换器子转换级，其特征在于，所述自动注入控制电路选择所述至少一条电容支路来起作用，使得注入所述量化器中的所述随机信号的幅度是与所述量化器输出信号的幅度负相关。10.如权利要求1所述的模数转换器子转换级，其特征在于，所述量化器包括模数转换器(ADC)，该模数转换器被连接为产生响应于所述输入信号的数字化信号；以及乘法数模转换器(MDAC)，该乘法数模转换器被连接为产生所述输出信号作为响应于所述数字化信号的量化信号。11.如权利要求10所述的模数转换器子转换级，其特征在于，所述模数转换器为闪速模数转换器。12.如权利要求10所述的模数转换器子转换级，其特征在于，所述随机序列数模转换器被连接为将所述随机信号注入所述模数转换器中。13.如权利要求10所述的模数转换器子转换级，其特征在于，所述随机序列数模转换器被连接为把所述随机信号注入所述乘法数模转换器中。14.如权利要求10所述的模数转换器子转换级，其特征在于，所述乘法数模转换器包括多条并联排列的信号电容支路。15.如权利要求14所述的模数转换器子转换级，其特征在于，所述信号电容支路包括多个并联排列的子电容，其中，各自的子电容在所述量化器的时钟周期期间起作用。16.如权利要求1所述的模数转换器子转换级，其特征在于，所述随机序列包括伪随机序列。17.如权利要求1所述的模数转换器子转换级，其特征在于，每一条所述电容支路均包括注入电容。18.如权利要求1所述的模数转换器子转换级，其特征在于，每一条所述电容支路均包括电容网络。19.一种流水线模数转换器(ADC)，该流水线模数转换器被连接为提供响应于模拟输入信号的数字输出信号，该流水线模数转换器包括一连串的子转换级，所述的级被连接为使输入信号的各个部分数字化，至少一个所述的子转换级包括量化器，该量化器被连接为提供响应于级输入信号的量化信号；加法器，该加法器被连接为将所述量化信号从所述级输入信号减去，并且将残留信号输出；随机序列发生器，该随机序列发生器被连接为产生随机数字信号；以及数模转换器(DAC)，该数模转换器被连接为对所述量化器提供随机模拟信号以响应于所述随机数字信号，所述数模转换器具有多条并联连接的电容支路；其中，各自的电容支路在所述量化器的时钟周期期间起作用。20.如权利要求19所述的流水线模数转换器，其特征在于，所述电容支路中的仅仅一条支路在单个时钟周期期间起作用。21.如权利要求19所述的流水线模数转换器，其特征在于，所述电容支路的子群在单个时钟周期期间起作用。22.如权利要求19所述的流水线模数转换器，其特征在于，至少两条所述电容支路具有不同的电容值。23.如权利要求19所述的流水线模数转换器，其特征在于，还包括选择器电路，该选择器电路被连接为选择至少一条所述电容支路以在每个时钟周期期间起作用。24.如权利要求23所述的流水线模数转换器，其特征在于，所述选择器电路随机地选择所述至少一条电容支路。25.如权利要求23所述的流水线模数转换器，其特征在于，所述选择器电路从一个周期到另一个周期顺序选择所述电容支路。26.如权利要求23所述的流水线模数转换器，还包括自动注入控制电路，该自动注...

【专利技术属性】
技术研发人员：A·M·A·阿里，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：US