本发明专利技术揭示固态存储装置及用于操作固态存储装置的方法。在一个此种方法中，主存储器控制器包括多个存储器通信信道。使用所述存储器通信信道中的至少一者与一个或一个以上从存储器控制器通信。所述主存储器控制器及从存储器控制器可以并行操作模式操作，以与耦合到每一存储器控制器的所述存储器通信信道的多个存储器装置通信。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体来说涉及存储器装置，且在特定实施例中本专利技术涉及非易失性存储器直O
技术介绍
在计算机或其它电子装置中，存储器装置可包含内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器 (DRAM)、静态RAM(SRAM)、同步动态RAM(SDRAM)及非易失性存储器。非易失性存储器装置(例如，快闪存储器)已发展成用于广范的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。快闪存储器的常见用途包含个人计算机、个人数字助理 (PDA)、数码相机及蜂窝式电话。例如基本输入/输出系统￠10 的程序代码及系统数据通常存储于快闪存储器装置中以供在个人计算机系统中使用。非易失性存储器装置还并入到固态存储装置(例如固态驱动器)中。固态驱动器可用于计算机中以替换硬盘驱动器，所述硬盘驱动器通常已使用磁盘或光盘来存储大量数据。固态驱动器不使用移动部件，而硬盘驱动器需要复杂且敏感的驱动器及读取/写入磁头组合件以与所述磁盘/光盘交互。因此，所述固态驱动器对通过振动及碰撞所致的数据损坏及丢失具更强抵抗性。图1图解说明在控制器与存储器装置之间具有四个信道的一个典型的现有技术固态存储装置。在此实例中，一个信道包括连接到控制器100的四个堆叠式存储器装置101 到 104。当前固态驱动器技术的一个缺点是实现充分地且具成本效益地替换计算机的硬盘驱动器所必需的存储器密度。由于数字图像、电影及音频文件，大多数现代计算机需要用于存储极大数据量(例如，250GB或250GB以上)的能力。因此，举例来说，有效的固态驱动器应具有接近典型硬驱动器的存储器密度、保持具成本竞争性及仍适合于膝上型计算机的不断减小的厚度或企业存储系统的约束。出于上文所陈述的原因，且出于下文所陈述的所属领域的技术人员在阅读及理解本说明书之后将明了的其它原因，此项技术中需要一种用以增加固态驱动器的存储器密度同时维持或减小大小的方式。附图说明图1展示典型的现有技术固态存储装置。图2展示根据图3的非易失性存储器装置的非易失性存储器阵列的一部分的一个实施例的示意图。图3展示并入有图2的存储器阵列的非易失性存储器装置的一个实施例的框图。图4展示根据图3构成固态存储装置的一个或一个以上信道的多个非易失性存储4器装置的一个实施例的框图。图5展示并入有具有并行操作模式的固态存储装置控制器的固态存储装置的一个实施例的框图。图6展示根据图5的固态存储装置控制器的逻辑表示。图7展示用于操作具有并行操作模式的固态存储装置控制器的方法的一个实施例的流程图。具体实施例方式在本专利技术的以下详细说明中，参考形成本文的一部分且其中以图解说明的方式展示可实践本专利技术的具体实施例的附图。在图式中，贯穿数个视图以相似编号描述大致类似的组件。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本专利技术。可利用其它实施例且可在不背离本专利技术范围的前提下做出结构、逻辑及电改变。因此，不应将以下详细说明视为具有限制意义，且本专利技术的范围仅由所附权利要求书及其等效内容界定。图2图解说明包括非易失性存储器单元串联串的NAND架构存储器阵列的一部分的示意图。尽管后续论述是指NAND存储器装置，但本专利技术实施例并不限于此架构，而是也可用于其它存储器装置架构中。所述存储器阵列包括布置成若干列(例如串联串204、20幻的非易失性存储器单元201(例如，浮动栅极)阵列。单元201中的每一者漏极到源极地耦合于每一串联串204、 205中。跨越多个串联串204、205的存取线(例如，字线WLO到WL31连接到一行中的每一存储器单元的控制栅极以偏置所述列中的存储器单元的控制栅极。数据线(例如位线BL1、 BL2)最终连接到感测放大器(未展示)，所述感测放大器通过感测特定位线上的电流来检测每一单元的状态。每一存储器单元串联串204、205通过源极选择栅极216、217耦合到源极线206，且通过漏极选择栅极212、213耦合到个别位线BL1、BL2。源极选择栅极216、217由耦合到其控制栅极的源极选择栅极控制线SG(S)218控制。漏极选择栅极212、213由漏极选择栅极控制线SG (D) 214控制。每一存储器单元可编程为单电平单元(SLC)或多电平单元(MLC)。每一单元的阈值电压(Vt)指示存储于所述单元中的数据。举例来说，在SLC中，0.5V的Vt可指示经编程单元，而-0. 5V的Vt可指示经擦除单元。所述MLC可具有多个Vt窗，每一窗指示一不同状态。多电平单元可通过将位模式指派给存储于所述单元上的特定电压范围来利用传统快闪单元的模拟性质。取决于指派给所述单元的电压范围的数量，此技术准许每单元存储两个或两个以上位。图3图解说明可并入集成电路裸片上的非易失性存储器装置300的功能性框图。 在一个实施例中，非易失性存储器装置300为快闪存储器。非易失性存储器装置300已经简化以集中于存储器的有助于理解本专利技术的编程实施例的特征。非易失性存储器装置300包含非易失性存储器单元阵列330，例如图2中所图解说明且先前所论述的浮动栅极存储器单元。存储器阵列330布置成字线行及位线列的存储体。在一个实施例中，存储器阵列330的列包括若干存储器单元串联串。如此项技术中所熟知，单元到位线的连接确定所述阵列是NAND架构、AND架构还是NOR架构。可将存储器阵列330组织成若干存储器块。存储器块的数量通常由存储器装置的大小(即，512MB、1GB)确定。在一个实施例中，将每一存储器块组织成64个页。提供地址缓冲器电路340以锁存通过I/O电路360提供的地址信号。地址信号由行解码器344及列解码器346接收并解码以存取存储器阵列330。所属领域的技术人员受益于本说明将了解，地址输入连接的数目取决于存储器阵列330的密度及架构。也就是说， 地址的数目随增加的存储器单元计数及增加的存储体与块计数两者而增加。基于控制信号 372的定时，还通过I/O电路360输入及输出数据。非易失性存储器装置300通过使用感测放大器电路350感测存储器阵列列中的电压或电流改变来读取存储器阵列330中的数据。在一个实施例中，感测放大器电路350经耦合以从存储器阵列330读取并锁存一数据行。包含数据输入与输出缓冲器电路360以经由多个数据连接362与外部控制器进行双向数据通信以及地址通信。提供写入电路355以将数据写入到存储器阵列。存储器控制电路370解码从外部控制器提供于控制总线372上的信号。这些信号可包含读取/写入(R/"^")、芯片启用(CE)、命令锁存启用(CLE)、地址锁存启用(ALE)以及用于控制对存储器阵列330以及存储器装置300的其它电路的操作的其它控制信号。在一个实施例中，这些信号为有效低，但替代实施例可使用有效高信号。存储器控制电路370 可为用以产生所述存储器控制信号的状态机、定序器或某一其它类型的控制器。非易失性存储器装置300经由信道390与外部控制器通信。在一个实施例中，信道390包括外部控制器与存储器装置300之间的存储器地址、数据及控制信号。图3的实施例展示作为一个总线耦合到I/O电路360的地址及数据。在替代本文档来自技高网...
【技术保护点】
１．一种固态存储装置，其包括：多个存储器控制器，每一控制器具有多个存储器通信信道，其中所述多个存储器控制器经由所述存储器通信信道中的至少一者耦合在一起；及多个存储器装置，其耦合到所述存储器通信信道。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：迪安·克莱因，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。