有关本发明专利技术的Ｌ２高速缓存（３）具备：预取出部（１１１），在被处理器（１）指定了第２接触命令的情况下，将多个高速缓存条目（４０）中的、由处理器（１）指定的高速缓存条目（４０）中包含的标签（４１）改写为对应于由处理器（１）指定的地址的标签地址，设置脏标志（４３）；回写部（１１３），将包含在设置了脏标志（４３）的高速缓存条目（４０）中的行数据（４４）回写到存储器（２）。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。特别涉及具有多个路、将保存在存储器中的数据的一部分进行保存的高速缓存存储器。
技术介绍
在近年来的存储器系统中，例如将由SRAM (Static Random Access Memory/静态随机访问存储器)等构成的小容量且高速的高速缓存存储器配置在微处理器的内部、或其附近。在这样的存储器系统中，通过高速缓存存储器将微处理器从主存储器读出的数据的一部分、以及写入到主存储器中的数据的一部分存储(高速缓存)，使微处理器的存储器访问高速化(例如参照专利文献1)。这样的以往的高速缓存存储器在发生了从处理器向主存储器的访问的情况下，判断是否自己已经保存有该访问目标的地址的数据，在保存有的情况下(以下称作命中)，将该保存的数据输出给处理器(读时)、或将该数据更新(写时)。此外，高速缓存存储器在没有保存该访问目标的地址的数据的情况下(以下称作高速缓存未命中)，将从处理器输出的该地址及数据保存(写时)，或者在将该地址的数据从主存储器读出后保存，并且将读出的数据输出给处理器(读时)。此外，在高速缓存未命中的情况下，高速缓存存储器判断在该高速缓存存储器内是否有保存新的地址及数据的空闲区域，在没有空闲区域的情况下，进行行替换(替代)， 以及根据需要而进行回写(清除)等的处理。此外，高速缓存存储器根据来自处理器的命令(command)，进行预取出及接触等的处理。该预取出及接触是为了提高高速缓存存储器的效率(命中率提高、以及高速缓存未命中延迟降低)而进行的处理。所谓预取出，是在发生高速缓存未命中之前、将较近的未来使用的数据预先保存到高速缓存存储器中的动作。通过该预取出，对于该数据不发生高速缓存未命中，所以能够高速地进行数据读出动作。此外，所谓接触，是在发生高速缓存未命中之前、为了在较近的未来进行改写的数据而预先确保高速缓存存储器内的区域(高速缓存条目)的动作。通过该接触，在该数据的写入动作时，不发生高速缓存未命中，所以能够高速地进行向主存储器的数据写入。这样，处理器通过对高速缓存存储器指示预取出命令及接触命令，能够使向主存储器的数据改写高速化。先行技术文献专利文献专利文献1 国际公开第05/091146号小册子
技术实现思路
专利技术的概要专利技术要解决的课题但是，希望将这样的数据改写动作更高速地执行。所以，本专利技术的目的是提供一种高速缓存存储器及存储器系统，能够由处理器高速地改写主存储器的数据。解决课题的手段为了达到上述目的，有关本专利技术的高速缓存存储器，是具有多个分别包括标签地址、行数据、和脏标志(dirty flag)在内的条目的高速缓存存储器，具备命令执行部，在由处理器指示了第1命令的情况下，将在上述多个条目中的、由上述处理器指定的1个以上的条目中包含的上述标签地址改写为对应于由上述处理器指定的地址的标签地址，并且设置对应于该条目的上述脏标志；以及回写部，将包含在设置了上述脏标志的条目中的上述行数据回写到主存储器中。根据该结构，处理器通过对有关本专利技术的高速缓存存储器指示第1命令，能够指定条目而变更保存在高速缓存存储器中的标签地址。由此，在使用有关本专利技术的高速缓存存储器将主存储器的数据复制到其他地址的情况下，能够指定保存有复制源的数据的条目而将标签地址从对应于复制源的地址的标签地址变更为对应于复制目标的地址的标签地址。进而，有关本专利技术的高速缓存存储器在更新标签地址的同时设置脏标志。由此，通过在执行第1命令后进行回写(向存储器的数据的写回)，将变更了标签地址的条目的数据回写。即，将复制源的数据复制到复制目标的地址。另一方面，在使用以往的高速缓存存储器的存储器系统中，为了进行同样的复制动作，例如需要处理器将保存在高速缓存存储器中的复制源的数据读出、并且对高速缓存存储器指示以往的接触(仅变更标签地址)之后、将读出的数据指定复制目标的地址而写入到存储器中。这样，通过使用有关本专利技术的高速缓存存储器，处理器能够将读出及写入动作省略。此外，在使用以往的高速缓存存储器的复制动作中需要两个条目，相对于此，在使用有关本专利技术的高速缓存存储器的情况下，能够仅通过一个条目实现复制动作，所以能够削减高速缓存存储器中的行替换处理的发生次数。由此，通过使用有关本专利技术的高速缓存存储器，处理器能够将主存储器的数据高速地复制到其他地址中。此外，上述高速缓存存储器也可以还具备禁止部，该禁止部禁止上述多个条目中的、由上述处理器指定的1个以上的条目中包含的行数据的替代；在由上述处理器指示了第1命令的情况下，上述命令执行部将由上述禁止部禁止了行数据的替代的条目中包含的上述标签地址改写为对应于由上述处理器指定的上述地址的标签地址，并且设置对应于该条目的上述脏标志。根据该结构，处理器通过将在复制动作中使用的条目锁定(指定该条目)，能够防止在该复制动作中、用于复制动作的数据被通过通常的高速缓存动作或其他命令替代(删除)。此外，也可以是，在由上述处理器指示了第2命令的情况下，上述命令执行部还从上述主存储器读出由上述处理器指定的地址的数据，将上述多个条目中的、由上述处理器指定的1个以上的条目中包含的上述标签地址改写为对应于上述地址的标签地址，并且将6包含在该条目中的上述行数据改写为上述读出的数据；在由上述处理器指示了第1命令的情况下，上述命令执行部将由上述禁止部禁止了行数据的替代的条目中包含的上述标签地址改写为对应于由上述处理器指定的上述地址的标签地址，并且设置对应于该条目的上述脏标志。根据该结构，处理器通过对有关本专利技术的高速缓存存储器指示第2命令，能够使用第1命令改写标签地址的数据保存到指定的条目中。由此，处理器能够掌握保存复制源的数据的条目，所以能够指定该条目而执行第1命令。此外，也可以是，在由上述处理器指示了第3命令的情况下，上述回写部将上述多个条目中的、由上述处理器指定的条目中包含的上述行数据回写到上述主存储器中。根据该结构，处理器通过对高速缓存存储器指示第3命令，能够仅指定保存用于复制动作的数据的条目而指示回写。由此，与对全部条目进行回写的情况相比能够高速地进行复制动作。此外，也可以是，上述高速缓存存储器具有包括1个以上的上述条目的多个路；在由上述处理器指示了上述第1命令的情况下，上述命令执行部选择上述多个路中的、包含在由上述处理器指定的1个以上的路中的条目，将包含在所选择的条目中包含的上述标签地址改写为对应于由上述处理器指定的上述地址的标签地址，并且设置对应于该条目的上述脏标志。此外，有关本专利技术的高速缓存存储器，是具有多个分别包括标签地址、行数据、和脏标志在内的条目的高速缓存存储器，其特征在于，具备命令执行部，在由处理器指示了第4命令的情况下，将在上述多个条目中的某个条目中包含的上述标签地址改写为对应于由上述处理器指定的地址的标签地址，设置包含在该条目中的上述脏标志，将包含在该条目中的上述行数据变更为预先设定的数据；以及回写部，将包含在设置了上述脏标志的条目中的上述行数据回写到主存储器中。根据该结构，处理器通过对有关本专利技术的高速缓存存储器指示第4命令，能够通过一个命令实现标签地址的更新、脏标志的设置、和行数据的更新。由此，通过在执行第4 命令后进行回写(向存储器的数据的写回)，将更新后的行数据写入到对应于更新后的标签地址的存储器内的区域中。即，在希望的本文档来自技高网...
【技术保护点】
１．一种高速缓存存储器，具有多个分别包括标签地址、行数据、和脏标志在内的条目，其特征在于，具备：命令执行部，在由处理器指示了第１命令的情况下，将在上述多个条目中的、由上述处理器指定的１个以上的条目中包含的上述标签地址改写为对应于由上述处理器指定的地址的标签地址，并且设置对应于该条目的上述脏标志；以及回写部，将包含在设置了上述脏标志的条目中的上述行数据回写到主存储器。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：礒野贵亘，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。